PTP/SyncE 与关键基础设施节点的 OCXO 参考设计（低抖动 + 强 Holdover + 易验证）

面向：PTP Grandmaster / Boundary Clock、SyncE 设备时钟、SSU/SEC 及电力/轨交等关键基础设施授时节点
目标：在 窄带伺服/PLL 与复杂板级噪声环境下，获得更低输出抖动、更稳健 holdover，并形成可量产的验证闭环

---

目录

1. 典型痛点：为什么“协议没问题，指标还是过不了”

2. 方案目标：把系统指标翻译成 OCXO 语言

3. 方案架构：OCXO 在 PTP/SyncE 时钟树里的位置

4. 选型规范：建议你在 RFQ/评审里写清楚的参数

5. 参考设计要点：供电、VCTRL、布局三大纪律

6. 验证闭环：四步法把“器件好看”变成“系统过标”

7. 推荐器件短名单：FOC-5S-LN vs FOC-6S 如何选

8. 常见问题（FAQ）

9. 参考链接（原文回链）

1. 典型痛点：为什么“协议没问题，指标还是过不了”

在分组定时（PTP/IEEE1588）与 SyncE 场景里，很多项目会出现类似现象：

实验室 bench 条件测得抖动不错，但一上整机（真实电源树 + 高速 SerDes + DC/DC）抖动/相噪明显变差

GNSS 丢失或上游参考劣化后，TE/MTIE/TDEV 上升过快，holdover 不稳

伺服带宽调窄后，输出 close-in 抖动反而更敏感（“越滤越糟”）

根因往往集中在两点：

窄带伺服/PLL 时 close-in phase noise（1–100 Hz offset）会主导积分抖动，因此 OCXO 的相噪裙边与伺服带宽强耦合；

供电噪声与 VCTRL 噪声会直接调制相位噪声，导致“器件指标”无法在系统内复现。

2. 方案目标：把系统指标翻译成 OCXO 语言

建议把“系统目标”拆成两条可工程化落地的路径：

路径 A：输出抖动/相噪（Jitter / Phase Noise）

关注 close-in offset（1/10/100 Hz） 的相噪，而不是只看 10 kHz 单点

以系统实际 jitter integration 带宽为准（与时钟 IC、环路带宽、输出接口强相关）

路径 B：Holdover（短中期稳定度 → TE 增长）

用 Allan deviation / stability vs τ 评估参考丢失期间的 TE 累积趋势

同时约束 aging（天到月尺度） 与 温度稳定（机柜也存在气流与热梯度）

3. 方案架构：OCXO 在 PTP/SyncE 时钟树里的位置

这套方案适用于以下节点类型：

PTP Grandmaster / Boundary Clock：追求伺服稳定与低 close-in 噪声

SyncE 设备时钟 / 线路接口：更关注 jitter / wander 预算与链路一致性

SSU/SEC 与关键基础设施节点：需要 GNSS outage 下更稳健的 holdover

一个通用的“落地型”视角是：把 OCXO 作为本地 flywheel，由系统伺服对其进行慢速驯服；当参考源（GNSS 或网络）不可用时，OCXO 用短中期稳定度保持输出质量与时间误差可控。

4. 选型规范：建议你在 RFQ/评审里写清楚的参数

下面这份清单更适合“方案模块”的工程交付（可直接复制进 RFQ / 技术规范）。

4.1 Holdover 相关

Allan deviation / stability vs τ（用于 TE 累积评估）

Aging：天/周/月尺度漂移控制

温度稳定：即使室内机柜也要考虑热梯度与气流

4.2 相噪与抖动

1/10/100 Hz offset 相噪点（close-in）

与系统带宽一致的 jitter integration（按最终环路与输出接口计算/验证）

供电/控制电压敏感度（Supply / VCTRL susceptibility）

4.3 接口约束

输出格式：HCMOS / clipped sine / sine（不同型号不同）

供电：3.3 V（典型）/ 可选 5 V（视型号）

warm-up：上电收敛到目标精度的动态（影响开机与切换策略）

VCTRL：控制范围、增益、输入阻抗与滤波要求（噪声会直接调制相噪）

5. 参考设计要点：供电、VCTRL、布局三大纪律

5.1 供电噪声控制（Supply noise control）

使用低噪 LDO 或经滤波的专用电源轨

稳压器与滤波网络靠近 OCXO 引脚放置

避免与高 di/dt 数字域共享回流路径

5.2 VCTRL 卫生（VCTRL hygiene）——很多系统的关键失分点

在电信架构中，OCXO 常由控制环路（servo）驯服，因此 VCTRL 必须按“精密模拟节点”对待：

采用 RC 或有源低通，并与伺服动态匹配

VCTRL 走线远离时钟、SerDes、开关电源

必要时考虑专用参考地与 guard routing

调试建议：用低噪探头观察 VCTRL 频谱，把异常 close-in 相噪与电源开关频点/数字活动做相关性分析

实用计算：一阶 RC 低通截止频率
fc = 1 / (2πRC)
经验上 fc 需要与伺服/PLL 的有效带宽协同，避免既“跟不动”又“放噪声进来”。

5.3 布局建议（Layout）

OCXO 区域尽量保留连续地平面

与 DC/DC、SerDes 高速通道物理隔离

输出走线尽量短，必要时做阻抗控制以匹配下游时钟 IC

6. 验证闭环：四步法把“器件好看”变成“系统过标”

建议采用官方给出的四步实验流程，这是把风险压到量产前最有效的路径之一：

测振荡器独立相噪（stand-alone）

上板测（使用最终电源树与真实负载）

入环测（按最终产品配置的伺服/PLL 带宽）

做 holdover 场景并记录 time error（GNSS 丢失/参考劣化）

6.1 建议的“可交付”测试项清单（可复制）

测试项	目的	关键注意
输出抖动（10 MHz/25 MHz/恢复时钟）	对齐系统接口 KPI	在最终接口点测，不要只测器件脚 (fujicrystal.com)
close-in 相噪（1/10/100 Hz）	验证窄带伺服下的真实噪声	真实电源 + 真实负载 (fujicrystal.com)
holdover TE	验证 GNSS 丢失时的误差增长	记录温度变化与气流扰动 (fujicrystal.com)
warm-up & settling	验证开机/切换策略	观察前几分钟漂移与伺服收敛 (fujicrystal.com)
VCTRL 频谱（可选但强烈建议）	定位 close-in 劣化源	对齐电源开关频率/数字活动 (fujicrystal.com)

7. 推荐器件短名单：FOC-5S-LN vs FOC-6S 如何选

本方案可直接采用 Fuji Crystal 的 telecom OCXO 家族与推荐器件作为短名单入口。

7.1 快速对比（用于方案选型分流）

型号	封装	稳定度（页面标注）	相噪（typ., 20 MHz）	供电/控制	适合场景
FOC-5S-LN	14.7×9.6×8.2 mm	±10 ppb（−40~+85°C）；5 min warm-up 可到 ±5 ppb（@25°C）	−126 dBc/Hz@10 Hz；−149@100 Hz；−160@1 kHz；−164@10 kHz	3.3 V（5 V 可选）；VCO 0–3.3 V 正斜率	高密度边缘节点、1588 边界时钟、对 ultra-low phase noise 更敏感的平台 (fujicrystal.com)
FOC-6S	25.4×22.1×11.0 mm	±10 ppb（0~+70°C）	−115 dBc/Hz@10 Hz；−130@100 Hz；−140@1 kHz；−150@10 kHz	3.3 V（5 V 可选）；VCO 0–2.8 V 正斜率	传统板卡/机框设备、同步卡、回传与更从容的集成空间 (fujicrystal.com)

7.2 一句话决策

你更在意 更小封装 + 更低相噪（并且平台高密度）：优先 FOC-5S-LN

你更在意 稳健集成与经典板卡适配：优先 FOC-6S

8. 常见问题（FAQ）

Q1：PTP/SyncE 节点最该优先的 OCXO 指标是什么？

优先：holdover 稳定度（Allan deviation/stability vs τ）+ close-in 相噪 + 供电/VCTRL 敏感度，并确保测量带宽与系统伺服/PLL 带宽一致。

Q2：为什么“器件相噪数据很好”，上板后反而变差？

高概率是电源噪声或 VCTRL 噪声引入了额外调制。建议把 VCTRL 当成精密模拟节点做滤波与隔离，并在调试时直接观测 VCTRL 频谱与相噪恶化的相关性。

Q3：伺服/PLL 带宽该怎么取舍？

一般规律：带宽更窄可抑制参考源短期噪声，但过窄会导致收敛慢、对瞬态更敏感；带宽更宽可快速跟踪参考，但可能引入参考噪声并增加 close-in 抖动风险。建议从目标 jitter/MTIE/TDEV 出发，结合实测相噪做积分/仿真，再在最终电源与 VCTRL 条件下验证。