0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何评估SDRAM的有效带宽

FPGA技术江湖 来源:郝旭帅电子设计团队 2026-01-12 09:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

以下文章来源于郝旭帅电子设计团队,作者郝旭帅

本篇主要是SDRAM有效带宽解析与估算

在进行电子系统设计时,我们经常会用到SDRAM(SDR SDRAM或者DDRX SDRAM)作为缓冲单元,但是如何评估SDRAM的有效带宽呢(评估有效带宽才能够了解当前缓冲单元以及驱动方式能否满足我们的设计需求)?

SDRAM的“有效带宽”指的是在实际系统中,扣除所有必要开销后,能够用于数据传输的实际可用带宽。它总是显著低于理论峰值带宽。

理论带宽

公式:

理论峰值带宽 = (时钟频率 × 数据总线位宽 × 数据传输次数(每个时钟周期传输的bit数:SDR为1,DDR为2)) / 8

单位通常是 字节/秒(B/s) 或 GB/s。

举例:

一片 DDR3-1600,位宽为 16位(2字节);

核心时钟频率:800 MHz

数据传输率(DRAM Frequency):1600 MT/s(每秒百万次传输)

理论峰值带宽 = 800 × 10⁶ × 2 x 16 /2 Bytes = 3200 MB/s = 3.2 GB/s

这个值通常被芯片厂商和市场宣传所使用。

有效带宽

SDRAM在进行通信时,是无法每个时钟周期都用于进行数据读写的。

一次完整的访问通常包含三步:

激活(Activate): 将指定Bank的指定Row数据送到该Bank的“行缓冲器”。此操作功耗较高,延迟较大。

读/写(Read/Write): 在行缓冲器中,根据列地址进行精细的读或写操作。可以连续进行多个读/写(突发传输)。

预充电(Precharge): 操作完成后,必须将行缓冲器的数据写回原Row,并关闭该行,为激活新的行做准备。

下面以SDR SDRAM为例:

feb14192-ec29-11f0-92de-92fbcf53809c.png

在上述时序中可以清楚的看到:为了将四个数据写入到SDRAM中使用了九个周期(包括了激活、写入、关闭等)。

那么也就是说:有效带宽只是理论带宽的一半不到(4/9).

下面给出DDR3的波形图:

ff121f8a-ec29-11f0-92de-92fbcf53809c.png

与SDR SDRAM类似。

SDRAM在工作时,还需要定时进行刷新操作以避免数据丢失。所以有效带宽就会更低。

提高有效带宽的几种方式

在此只是根据单个芯片进行说明(关于多芯片扩位宽以及RANK,在此不再说明)。

1. 增大突发长度

在每次突发读写中,无论突发长度为多少,前面的激活和后面的预充电所占用的时间是相同的。

例:激活4+读写4+预充电4:那么有效带宽为三分之一;如果激活4+读写8+预充电4:那么有效带宽为二分之一。

说明:在SDR SDRAM中经常采用此方法进行提高有效带宽(可以利用页突发,几乎可以达到百分之百)。在DDRX SDRAM中取消了页突发,并且突发长度一般固定,所以此方法在DDRX SDRAM中失效。

2. 连续突发访问

在SDRAM中,如果第一次操作和第二次操作处于同一个bank的同一行,那么第一次操作可以不用关闭,第二次操作可以不用打开(节省了一次关闭,一次激活)。

以SDR SDRAM的写入为例:

ff7548da-ec29-11f0-92de-92fbcf53809c.png

第一次写入没有关闭,第二次写入没有激活。

在电子设计开发时,如果采用的是DDRX SDRAM,一般主控芯片会有IP 控制器,不用我们直接操作DDRX SDRAM。在配置时,注意一个选项:命令的顺序。

建议选择可以优化(重新排列序号)。

例:第一次操作N行,第二次操作M行,第三次操作N行。因为第一次和第二次处于不同行,所以第一次关闭了以后才可以激活第二次操作(完成上述操作需要三次激活、三次操作、三次关闭)。如果我们可以将第三次操作和第二次操作对调执行顺序,那么只需要两次激活、三次操作、两次关闭。

操作的数据量没有改变,但是缩短了需要的时间。

3. 改变地址映射

在SDRAM中,如果第一次操作和第二次操作处于不同bank时,那么可以利用第一次操作关闭的时间来激活第二次操作。

以SDR SDRAM为例:

ffccef36-ec29-11f0-92de-92fbcf53809c.png

我们在使用SDRAM在进行缓冲时,一般是使用连续的一块地址(逻辑地址),如果逻辑地址对应的是:BANK ROW COL,那么将会出现用完ABANK的第一行,就会用ABANK的第二行(在同一个bank中,无法实现第一次操作的关闭和第二次操作的激活利用同一段时间)。如果逻辑地址对应的是:ROW BANK COL,那么将会出现用完ABANK的第一行,就会用BBANK的第一行(此时第一次操作的关闭和第二次操作的激活利用的是同一段时间)。

评估有效带宽

当设计完控制器(IP控制器或自己设计控制器)后,可以自己写一些逻辑进行测试有效带宽。

例:统计一秒钟能够写入多少字节,统计一秒钟能够读出多少字节。

说明:

1. 有效带宽和地址的改变规律有一定的关系。

2. 测量时,应该保证最大限度的给予命令或命令(反例:控制器能够五个周期写入一个数据,测量者10个周期才给与一个数据)。

设计注意事项

务必保证有效带宽在你的设计需求之上,否则项目就会出现崩盘。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • SDRAM
    +关注

    关注

    7

    文章

    460

    浏览量

    57905
  • 带宽
    +关注

    关注

    3

    文章

    1055

    浏览量

    43671
  • 时钟
    +关注

    关注

    11

    文章

    2005

    浏览量

    135396

原文标题:SDRAM有效带宽解析与估算

文章出处:【微信号:HXSLH1010101010,微信公众号:FPGA技术江湖】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    什么是带宽带宽是越宽越好吗?#硬声创作季

    带宽
    电子学习
    发布于 :2023年02月09日 15:32:10

    信号的有效分析带宽

    信号的有效分析带宽可以深入的解释一下吗
    发表于 11-04 20:27

    有效的欧盟ErP认证是如何评估的? 

       按照ERP 2005/32/EC法令附录四的内部设计控制程序进行产品的符合性评估。  最简单有效的符合性评估方法是参照EuP法令的附件四,即:  1. 提供产品的LCA(生命周期评价)环境足迹报告  2. 提供生态设计实施
    发表于 10-29 16:56

    请问adxl326z评估板的带宽跟串联的电容有什么关系?

    资料上说评估板的带宽跟串联的电容有关,那么请问,在评估板上Cx,Cy,Cz是多大,从而导致带宽是多大?
    发表于 09-27 14:18

    请问ADL5202用作VGA的有效带宽是多少

    我想问一下,ADL5202的有效带宽是多少啊?也就是说它在哪个有效带宽内能够有效放大。
    发表于 11-05 09:26

    采样宽带宽模拟信号的AD9684评估

    AD9684-500EBZ,AD9684评估板,双通道,14位,500 MSPS ADC。该器件具有片上缓冲器和采样保持电路,专为低功耗,小尺寸和易用性而设计。该产品设计用于采样宽带宽模拟信号
    发表于 03-05 06:46

    ADL5202的有效带宽是多少啊?

    我想问一下,ADL5202的有效带宽是多少啊?也就是说它在哪个有效带宽内能够有效放大。
    发表于 11-24 08:25

    自相似业务流的有效带宽

    给出了传统业务流的有效带宽的计算方法和基于自相似业务流的有效带宽的计算方法,分析了分组丢失率、带宽利用率与缓冲区大小之间的关系,指出了网络设
    发表于 05-06 19:52 14次下载

    SDRAM的原理和时序

    SDRAM的原理和时序 SDRAM内存模组与基本结构 我们平时看到的SDRAM都是以模组形式出现,为什么要做成这种形式呢?这首先要接触到两个概念:物理Bank与芯片位宽
    发表于 03-11 14:43 167次下载

    SDRAM设计详细说明

    SDRAM设计详细说明 完成SDRAM的上层驱动设计,对SDRAM读写、管理无误,与其他模块的接口正确。 口令:MMCTEAM SDRAM的工作原理
    发表于 04-22 14:02 0次下载

    SDRAM内存基础知识

    嵌入式测试和测量挑战目录引言3-4DRAM发展趋势 3DRAM4-6SDRAM 6-9DDR SDRAM6DDR2 SDRAM 7DDR3 SDRAM 8DDR4
    发表于 06-30 09:28 94次下载

    SDRAM内存

    SDRAM内存            SDRAM是Synchronous Dynamic Random Access Memor
    发表于 12-17 16:15 982次阅读

    DRAM、SDRAM及DDR SDRAM之间的概念详解

    DRAM (动态随机访问存储器)对设计人员特别具有吸引力,因为它提供了广泛的性能,用于各种计算机和嵌入式系统的存储系统设计中。本文概括阐述了DRAM 的概念,及介绍了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR
    发表于 06-07 22:10 9.5w次阅读

    FPGA读写SDRAM的实例和SDRAM的相关文章及一些SDRAM控制器设计论文

    本文档的主要内容详细介绍的是FPGA读写SDRAM的实例和SDRAM的相关文章及一些SDRAM控制器设计论文主要包括了:FPGA读写SDRAM的实例,
    发表于 12-25 08:00 58次下载
    FPGA读写<b class='flag-5'>SDRAM</b>的实例和<b class='flag-5'>SDRAM</b>的相关文章及一些<b class='flag-5'>SDRAM</b>控制器设计论文

    在闭环电路中,使用放大器增益带宽积,评估信号带宽的方法

    的交流小信号时,需要通过增益带宽积参数评估信号带宽,但是使用它时不能只将该参数除以预定电路增益(信号带宽)获得期望的信号带宽(电路增益),必
    的头像 发表于 12-25 14:23 1.3w次阅读
    在闭环电路中,使用放大器增益<b class='flag-5'>带宽</b>积,<b class='flag-5'>评估</b>信号<b class='flag-5'>带宽</b>的方法