探索DS90CR287/DS90CR288A：高性能LVDS芯片组的设计秘诀

在高速数据传输的领域中，如何高效、稳定地传输数据一直是电子工程师们面临的核心挑战。德州仪器（TI）的DS90CR287/DS90CR288A芯片组，凭借其出色的性能和特性，成为了解决这些问题的理想选择。今天，我们就来深入探讨一下这组芯片的奥秘。

文件下载：ds90cr288a.pdf

芯片组概述

DS90CR287是一个发射芯片，它能将28位的LVCMOS/LVTTL数据转换为四个LVDS（低电压差分信号）数据流。同时，一个锁相的发射时钟会通过第五条LVDS链路与数据流并行传输。每一个发射时钟周期，28位的输入数据都会被采样并传输。而DS90CR288A则是对应的接收芯片，它把四个LVDS数据流重新转换回28位的LVCMOS/LVTTL数据。在85MHz的发射时钟频率下，每个LVDS数据通道的TTL数据传输速率可达595Mbps，数据吞吐量高达2.38Gbit/s（297.5Mbytes/sec）。

芯片特性

• 高速支持：支持20到85MHz的移位时钟，能满足不同应用场景的高速数据传输需求。
• 低功耗设计：功耗较低，有助于降低系统整体能耗。
• 宽共模范围：具有±1V的共模范围（围绕+1.2V），能有效抵抗共模干扰。
• 窄总线优势：窄总线设计减少了电缆尺寸和成本，提高了系统的集成度和经济性。
• 高数据吞吐量：最高可达2.38Gbps的吞吐量和297.5Mbytes/sec的带宽，确保了数据的快速传输。
• 低EMI特性：采用345mV（典型值）摆幅的LVDS器件，降低了电磁干扰。
• PLL无外部组件：PLL无需外部组件，简化了设计复杂度。
• 上升沿数据选通：采用上升沿数据选通方式，提高了数据传输的准确性。

电气特性分析

绝对最大额定值

芯片在使用时需要注意其绝对最大额定值，如电源电压（VCC）范围为 -0.3V 到 +4V，结温最高为 +150°C 等。这些参数是保障芯片安全运行的重要依据，超出这些范围可能会对芯片造成损坏。

推荐工作条件

在实际设计中，应遵循推荐的工作条件。例如，电源电压（VCC）推荐为3.0 - 3.6V，典型值为3.3V；工作环境温度范围为 -10°C 到 +70°C。这些条件能确保芯片在最佳状态下工作，发挥其性能优势。

直流特性

包括LVCMOS/LVTTL的输入输出电压、LVDS驱动器和接收器的相关参数等。例如，LVDS驱动器的差分输出电压（VOD）典型值为250 - 290mV，偏移电压（VOS）典型值为1.125 - 1.25V。这些参数对于理解芯片的信号传输特性至关重要。

开关特性

发射端和接收端都有各自的开关特性，如LVDS的高低电平转换时间、时钟输入输出延迟等。这些特性直接影响到数据传输的时序和稳定性，在设计中需要仔细考虑。

应用设计要点

电源和接地设计

在电源设计方面，要将5V电源更换为3.3V，并为VCC、LVDS VCC和PLL VCC提供该电源。同时，建议在每个VCC和接地平面之间使用三个并联的去耦电容（0.1μF、0.01μF和0.001μF），以减少开关噪声的影响。在接地设计上，要提供至少一个额外的导体（或线对）连接发射端和接收端的接地，为两个设备提供低阻抗的共模返回路径。

电缆选择

电缆接口需要支持差分LVDS线对，28位的DS90CR287/288A芯片组需要五对线。理想的电缆/连接器接口应具有恒定的100Ω差分阻抗，并且电缆偏斜应保持在140ps以下（@85MHz时钟速率）。常见的电缆类型包括扁平带状电缆、柔性电缆、双绞线和双同轴电缆等。不同类型的电缆适用于不同的应用场景，如扁平带状电缆、柔性电缆和双绞线适用于短距离点对点应用，而双同轴电缆则适用于短距离和长距离应用。

板级布局

为了充分发挥LVDS的抗噪声和抗EMI优势，要注意差分线的布局。差分对的线路应始终相邻，以消除其他信号的噪声干扰，并充分利用差分信号的噪声抵消特性。同时，要尽量保持差分对信号走线的长度相等，减少阻抗不连续性（如减少过孔数量和避免走线出现90度角）。

终端电阻

芯片组通常需要在接收器输入的每个差分对的真线和补线之间使用一个100Ω的终端电阻，以匹配电缆的差分模式特性阻抗。建议使用表面贴装电阻，并将其尽可能靠近接收器输入引脚，以减少短线并有效终止差分线。

去耦电容

为了减少开关噪声对性能的影响，建议在每个VCC和接地平面之间使用三个并联的去耦电容（多层陶瓷表面贴装形式），电容值分别为0.1μF、0.01μF和0.001μF。

时钟和信号处理

时钟抖动

芯片组采用PLL来生成和恢复通过LVDS接口传输的时钟。差分偏斜、互连偏斜和时钟抖动都会减少采样LVDS串行数据流的可用窗口。因此，要确保发射端的时钟输入是干净的低噪声信号，并对每个VCC进行单独的旁路接地，以减少传递到PLL的噪声。

输入时钟

在设备启用时，发射端输入时钟必须始终存在。如果时钟停止，应使用PWR DOWN引脚禁用PLL，并在时钟重新应用后再启用设备，以确保设备正确复位和PLL锁定。

共模与差模噪声裕量

LVDS的典型信号摆幅为300mV，中心为+1.2V，接收器支持100mV的阈值，提供约200mV的差分噪声裕量。同时，LVDS支持从地到+2.4V的输入电压范围，允许由于地电位差和共模噪声导致中心点±1.0V的偏移，提供了较好的共模保护。

总结

DS90CR287/DS90CR288A芯片组为高速数据传输应用提供了一种高性能、低功耗、低EMI的解决方案。在设计过程中，我们需要充分考虑芯片的电气特性、应用设计要点以及时钟和信号处理等方面的因素，以确保系统的稳定性和可靠性。你在使用这组芯片时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。