DP83848x：高性能单端口以太网收发器的设计与应用

在嵌入式系统的设计中，以太网收发器是实现网络通信的关键组件之一。今天，我们要深入探讨的是德州仪器（TI）的DP83848x系列单端口10/100 MB/s以太网收发器，它在性能、可靠性和小型化方面都有着出色的表现，非常适合对空间要求敏感的应用场景。

文件下载：dp83848t.pdf

1. 器件概述

1.1 特性亮点

DP83848x采用低功耗3.3 - V、0.18 - µm CMOS技术，具备多种令人瞩目的特性。它支持10/100 Mb/s的Auto - MDIX功能，能自动识别网线类型，无需手动切换交叉线和直连线，大大简化了布线过程。同时，其能量检测模式可以在无数据活动时进入低功耗状态，有效降低能耗。

该器件拥有3.3 - V的MAC接口，支持RMII Rev. 1.2接口（可配置）和MII接口，还配备了MII串行管理接口（MDC和MDIO），方便进行设备管理和配置。此外，它支持IEEE 802.3自动协商和并行检测，能够自动选择最佳的通信模式，确保高效稳定的通信。

在物理层方面，DP83848x集成了符合ANSI X3.263标准的TP - PMD，具备自适应均衡和基线漂移补偿功能，能在超过137米的网线长度上实现无差错运行。同时，它还提供了大于4 kV人体模型的ESD保护，保证了设备的可靠性和稳定性。部分型号（DP83848J/K）还支持可配置的LED指示灯，用于显示链路和活动状态，方便调试和监控。

1.2 应用场景广泛

DP83848x的应用场景十分广泛，涵盖了外围设备、移动设备、工厂和楼宇自动化以及基站等领域。在这些场景中，它的高性能和可靠性能够满足不同应用的需求，为设备之间的通信提供稳定的保障。

1.3 详细描述

DP83848x专为嵌入式系统中对空间敏感的应用而设计，不仅满足了对质量和可靠性的要求，还具备小巧的外形尺寸。它的性能远远超过了IEEE标准，在超过137米的Cat - V电缆上仍能保持卓越的互操作性和行业领先的性能。

DP83848J/K型号提供了两个灵活的LED指示灯，分别用于显示链路和速度，方便用户直观了解设备的工作状态。同时，该器件支持MII和RMII接口，为设计带来了更大的灵活性和便利性。而DP83848H/M/T型号则集成了25 - MHz时钟输出，无需额外的时钟源组件，节省了空间和成本。

1.4 功能框图

通过功能框图，我们可以更清晰地了解DP83848x的内部结构和工作原理，为后续的设计和调试提供参考。

2. 器件对比

不同型号的DP83848x在温度范围上有所差异，以满足不同应用场景的需求。	器件型号	温度范围	温度等级
DP83848J/M	0℃ - 70℃	商用级
DP83848K/T	- 40℃ - 85℃	工业级
DP83848H	- 40℃ - 125℃	极端温度级

在选择器件时，我们需要根据实际应用场景的温度要求来选择合适的型号，以确保设备的稳定运行。

3. 引脚配置与功能

DP83848x的引脚分为多个接口类别，包括串行管理接口、MAC数据接口、时钟接口、LED接口、复位、 strap选项、10/100 Mb/s PMD接口、特殊连接和电源引脚等。下面我们来详细了解一下各个接口的功能。

3.1 串行管理接口

该接口通过MDC和MDIO引脚实现，MDC为管理数据时钟，最大时钟速率为25 MHz，无最小速率要求；MDIO为双向管理指令/数据信号，需要一个1.5 kΩ的上拉电阻。通过这个接口，我们可以对设备进行配置和管理。

3.2 MAC数据接口

MAC数据接口包括多个信号引脚，如COL（碰撞检测）、CRS/CRS_DV（载波检测）、RX_CLK（接收时钟）等。在不同的工作模式下，这些信号的功能和作用也有所不同。例如，在半双工模式下，COL信号用于检测碰撞；而在全双工模式下，该信号始终为逻辑0。

3.3 时钟接口

时钟接口通过X1和X2引脚实现，X1为主要的时钟参考输入，支持外部晶体谐振器或外部CMOS级振荡器源；X2为晶体输出引脚，当使用外部CMOS振荡器时钟源时，该引脚应保持未连接状态。

3.4 LED接口

DP83848J/K型号支持可配置的LED指示灯，通过LED_LINK和LED_SPEED引脚实现。LED_LINK用于显示链路状态，LED_SPEED用于显示数据速率。这些指示灯的状态可以根据实际需求进行配置，方便调试和监控。

3.5 复位

通过RESET_N引脚实现硬件复位，将该引脚拉低至少1 µs，可使设备复位，所有内部寄存器将重新初始化为默认状态，strap选项也将重新初始化。此外，还可以通过软件设置基本模式控制寄存器（BMCR）的复位位来实现软件复位。

3.6 Strap选项

DP83848x使用多个功能引脚作为strap选项，这些引脚的值在复位时被采样，并用于将设备设置为特定的工作模式。例如，PHY地址输入引脚（PHYAD[4:0]）可以设置设备的PHY地址，从而实现多设备的管理和通信。

4. 规格参数

4.1 绝对最大额定值

在使用DP83848x时，需要注意其绝对最大额定值，如电源电压范围为 - 0.5 V - 4.2 V，最大结温为150℃等。超过这些额定值可能会导致设备永久性损坏，因此在设计时必须严格遵守。

4.2 ESD额定值

该器件具有良好的ESD保护性能，人体模型（HBM）的ESD额定值为 + 4000 V，带电设备模型（CDM）的ESD额定值为 + 1000 V，能够有效防止静电对设备造成损坏。

4.3 推荐工作条件

推荐的电源电压为3.3 V ± 0.3 V，不同型号的环境温度范围也有所不同。在设计时，应确保设备在推荐的工作条件下运行，以保证其性能和可靠性。

4.4 热信息

了解设备的热信息对于散热设计非常重要。DP83848x的热阻参数包括结到环境热阻（RθJA）、结到外壳热阻（RθJC）等，这些参数可以帮助我们合理设计散热方案，确保设备在高温环境下也能稳定工作。

4.5 DC和AC规格

DC规格包括输入高电压、输入低电压、输出高电压、输出低电压等参数；AC规格包括各种时序要求，如MII串行管理时序、100 Mb/s MII传输时序等。在设计电路时，需要根据这些规格参数来选择合适的元器件和设计合理的时序。

5. 详细描述

5.1 功能模块

DP83848x的功能模块包括100BASE - TX发射器、100BASE - TX接收器和10BASE - T收发器模块。每个模块都由多个功能块组成，实现了数据的编码、解码、传输和接收等功能。

5.2 可配置特性

该器件具有多种可配置特性，如自动协商、Auto - MDIX、LED接口、内部回环和BIST等。下面我们来详细了解一下这些特性。

5.2.1 自动协商

自动协商功能允许设备在连接时自动选择最佳的通信模式，通过快速链路脉冲（FLP）突发信号来交换配置信息。DP83848x支持四种不同的以太网协议（10 Mb/s半双工、10 Mb/s全双工、100 Mb/s半双工和100 Mb/s全双工），确保了在不同链路伙伴之间能够选择最高性能的协议。

5.2.2 Auto - MDIX

该功能使用自动协商来确定数据传输和接收的正确配置，并选择合适的MDI对进行MDI/MDIX操作。默认情况下，Auto - MDIX功能是启用的，也可以通过strap或PHYCR寄存器进行配置。

5.2.3 LED接口

DP83848J/K型号的LED接口支持可配置的指示灯，用于显示链路和速度状态。在不同的模式下，LED的显示方式也有所不同，方便用户直观了解设备的工作状态。

5.2.4 内部回环

通过设置基本模式控制寄存器（BMCR）的回环位，可以启用内部回环功能，将MII传输数据路由到MII接收输出，方便进行系统诊断。

5.2.5 BIST

DP83848x集成了内置自测试（BIST）电路，可用于测试发送和接收数据路径的完整性。用户可以选择9位或15位的伪随机序列进行测试，测试结果存储在PHYCR寄存器的BIST状态位中。

5.3 工作模式

DP83848x支持MII和RMII两种工作模式，可通过strap选项或寄存器控制进行选择。RMII模式需要连接一个50 - MHz的振荡器到X1引脚，并且支持可编程的弹性缓冲区，以容忍参考时钟和恢复时钟之间的频率差异。

5.4 编程

了解DP83848x的编程架构对于实现其功能至关重要。每个收发器模块（100BASE - TX和10BASE - T）都由多个功能块组成，如100BASE - TX发射器包括代码组编码和注入块、扰码器块、NRZ到NRZI编码器和二进制到MLT - 3转换器等。通过对这些功能块的配置和控制，可以实现数据的正确传输和接收。

5.5 存储器

DP83848x的寄存器块包含多个寄存器，用于配置和监控设备的工作状态。例如，基本模式控制寄存器（BMCR）用于控制设备的复位、回环、速度选择、自动协商等功能；基本模式状态寄存器（BMSR）用于显示设备的能力和状态信息。在编程时，我们需要根据实际需求对这些寄存器进行读写操作。

6. 应用、实现与布局

6.1 应用信息

在使用DP83848x进行以太网应用时，需要满足一定的设计要求，如电源电压为3.3 V，时钟输入为25 MHz（MII模式）或50 MHz（RMII模式）等。同时，还需要选择合适的元器件，如变压器、晶体振荡器、磁珠等，以确保设备的性能和稳定性。

6.2 典型应用

典型应用电路包括TPI网络电路、时钟输入电路、电源反馈电路和磁珠电路等。在设计这些电路时，需要注意元器件的选择和布局，以减少噪声干扰和提高信号质量。

6.3 布局指南

PCB布局对于DP83848x的性能有着重要影响。在布局时，应遵循以下原则：

• 避免信号路径上出现过孔和交叉，减少阻抗不连续性和信号干扰。
• 保持差分信号对的长度匹配，减少延迟差异和共模噪声。
• 避免信号在磁珠下方布线，防止产生不必要的噪声串扰。
• 采用至少4层的PCB设计，提供良好的信号完整性和电源稳定性。

6.4 电源供应建议

为了确保设备的稳定运行，建议在电源引脚处使用低阻抗的0.1 - μF表面贴装电容进行旁路，以减少EMI干扰。同时，PCB应至少有一个实心接地平面和一个实心电源平面，为设备提供低阻抗的电源和返回路径。

7. 设备与文档支持

7.1 相关文档

TI提供了丰富的相关文档，如AN - 1405 DP83848单10/100 Mb/s以太网收发器RMII模式应用报告、AN - 1540以太网物理层产品的功率测量等，这些文档可以帮助我们更好地了解和使用DP83848x。

7.2 相关链接

通过相关链接，我们可以快速访问技术文档、支持和社区资源、工具和软件等，获取更多的技术支持和帮助。

总结

DP83848x系列以太网收发器以其高性能、可靠性和灵活性，为嵌入式系统的以太网通信提供了优秀的解决方案。在设计过程中，我们需要深入了解其特性、规格参数和应用要求，合理选择元器件和进行PCB布局，以确保设备的稳定运行和良好性能。希望本文能够为电子工程师们在使用DP83848x时提供一些参考和帮助。

大家在使用DP83848x的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。