ADC3561/3562/3563 技术文档总结

ADC3561、ADC3562、ADC3563 （ADC356x） 系列器件是一款低噪声、超低功耗、16 位、10 MSPS 至 65 MSPS 的高速模数转换器 （ADC）。这些器件专为低功耗而设计，可提供–158 dBFS/Hz的噪声频谱密度，并结合出色的线性度和动态范围。ADC356x 提供良好的直流精度和 IF 采样支持，使该器件适用于广泛的应用。高速控制环路受益于仅一个时钟周期的短延迟。ADC在65 MSPS时仅消耗122 mW，功耗在较低采样率下也能很好地扩展。
*附件：adc3561.pdf

ADC356x 使用串行 LVDS （SLVDS） 接口输出数据，从而最大限度地减少数字互连的数量。该设备支持双通道、单通道和半通道选项。ADC356x 和 ADC358x 是一个引脚兼容系列，具有 16 位和 18 位分辨率以及不同的速度等级。这些器件采用 40 引脚 QFN 封装 （5 x 5 mm），支持 -40 至 +105⁰C 的扩展工业温度范围。

特性

• 16位10MSPS至65MSPS ADC
• 本底噪声：–158 dBFS/Hz
• 低功耗：77 mW （10 MSPS） 至 122 mW （65 MSPS）
• 延迟：1个时钟周期（1线SLVDS）
• 指定的 16 位，无缺失码
• INL：± 3 LSB;DNL：± 0.7 LSB
• 参考：外部或内部
• 输入带宽：900 MHz （3 dB）
• 工业温度范围：–40°C 至 +105°C
• 片内双频数字滤波器（可选）
  • 抽取 2、4、8、16、32
  • 32 位 NCO
• 串行LVDS数字接口（2线、1线和1/2线）
• 小尺寸：40-WQFN（5 mm × 5 mm）封装
• 光谱性能（f 在 = 10 MHz）：
  • 信噪比：81.9 dBFS
  • SFDR：95dBc HD2、HD3
  • SFDR：100-dBFS 最差杂散

参数

方框图

一、产品概述

ADC3561、ADC3562、ADC3563（统称 ADC356x）是德州仪器推出的 16 位高速模数转换器（ADC）系列，采样速率覆盖 10-MSPS（ADC3561）、25-MSPS（ADC3562）、65-MSPS（ADC3563），采用 40 引脚 WQFN（5mm×5mm）封装，支持 - 40°C 至 + 105°C 工业温度范围，兼具低噪声（噪声基底 - 158 dBFS/Hz）、低功耗（10-MSPS 时 77mW 至 65-MSPS 时 122mW）特性，适用于高速数据采集、软件定义无线电、频谱分析仪等多领域。

二、核心性能参数

1. 精度与线性度

• 分辨率 ：均为 16 位，无缺失码。
• 线性误差 ：积分非线性（INL）±3 LSB，微分非线性（DNL）±0.7 LSB，确保信号转换的准确性。
• 直流精度 ：偏移误差（VOS_ERR）最大 ±135 LSB，增益误差（GAINERR）因参考源不同有差异，如 ADC3561 外接 1.6V 参考时典型值 0.43% FSR，内置参考时 - 1.15% FSR。

2. 动态性能（输入频率 10MHz 时）

• 信噪比（SNR） ：81.9 dBFS，保障信号纯净度。
• 无杂散动态范围（SFDR） ：95-dBc（二次、三次谐波），100-dBFS（最差杂散），减少信号干扰。
• 总谐波失真（THD） ：ADC3563 在 1.1MHz 输入时典型值 81 dBc，体现低失真特性。

3. 功耗与速度

• 功耗 ：随采样速率降低而减少，ADC3561（10-MSPS）77mW，ADC3563（65-MSPS）122mW。
• 延迟 ：1 线 SLVDS 接口仅 1 个时钟周期，适用于高速控制环路。
• 输入带宽 ：3dB 带宽 900MHz，支持中频采样。

三、硬件设计关键信息

1. 引脚功能与配置

• 模拟输入 ：AINP（正）、AINM（负）为差分输入，共模电压（VCM）0.95V，输入阻抗 8kΩ（100kHz 时）、电容 7pF（100kHz 时），满量程输入 3.2Vpp（差分）。
• 电源引脚 ：AVDD（模拟 1.8V，引脚 5、15、36）、IOVDD（数字接口 1.8V，引脚 21、30），需独立供电以避免数字噪声耦合。
• 控制引脚 ：PDN/SYNC（电源 - down / 同步，高有效，内置 21kΩ 下拉）、RESET（硬件复位，高有效，内置 21kΩ 下拉），SEN（串行接口使能，低有效，内置 21kΩ 上拉至 AVDD）。

2. 参考电压选项

提供三种参考源模式，可通过 REFBUF 引脚或 SPI 配置：

• 外接 1.6V 参考 ：直接接入 VREF 引脚，需搭配 10μF 和 0.1μF 旁路电容。
• 外接 1.2V 参考 ：接入 REFBUF 引脚，通过内部增益缓冲生成 1.6V 参考，负载电流 < 100μA。
• 内置参考 ：生成 1.6V 参考，输出阻抗 8Ω，额外消耗 1mA 模拟电流。

3. 时钟与接口

• 时钟输入 ：支持差分（CLKP/M）和单端输入，差分输入时建议低抖动、高摆率时钟；单端输入需配置 SPI（寄存器 0x0E），中心电压 0.9V。
• 数字接口 ：串行 LVDS（SLVDS），支持 2 线、1 线、1/2 线模式，如 1 线模式下 ADC3563（65-MSPS）数据速率 1000Mbps，减少数字互连数量。

四、功能模块特性

1. 数字下变频器（DDC）

• 抽取功能 ：支持 2、4、8、16、32 倍抽取，可选择实抽取（低通滤波，无混频）或复抽取（含 32 位数控振荡器 NCO，频率可调范围 - FS/2 至 FS/2）。
• 双频段模式 ：通过内部多路复用器，可连接两个 DDC，实现独立 NCO 频率调谐，输出至 DB0/1 接口。

2. 输出格式化与测试

• 输出分辨率 ：可通过位映射器调整为 14、16、18、20 位，14 位时截断 2 个最低位。
• 测试模式 ：支持斜坡（RAMP）、自定义固定模式，便于电路调试，如 16 位输出时斜坡步长配置为 00100。

3. 电源管理

• 全局断电 ：通过 PDN/SYNC 引脚或 SPI（寄存器 0x08）触发，断电模式下功耗最低 5mW（内置参考）。
• 部分断电 ：可单独关闭时钟缓冲、参考放大器等模块，平衡功耗与唤醒时间。

五、软件配置与寄存器

1. SPI 接口控制

• 通信方式 ：SEN（使能）、SCLK（时钟）、SDIO（数据 I/O）组成串行接口，时钟频率最高 20MHz，支持 24 位数据读写（16 位地址 + 8 位数据）。
• 关键寄存器 ：
  • 0x07：配置输出接口映射，如 16 位 1 线 SLVDS 对应 0x6C。
  • 0x25：设置抽取模式，如复抽取 8 倍对应 0x30。
  • 0x2A-0x2D、0x31-0x34：32 位 NCO 频率配置，公式为 NCO 值 = f_NCO × 2³² / F_S（F_S 为采样速率）。

2. 初始化流程

1. 上电后，AVDD、IOVDD 稳定，等待 2ms 使内部带隙参考稳定。
2. 配置 REFBUF 引脚，施加采样时钟，触发 RESET 引脚（脉冲宽度≥1μs）。
3. 等待约 200,000 个时钟周期，完成内部校准，再通过 SPI 配置寄存器。

六、应用设计建议

1. 电源设计

• 供电架构 ：推荐 “开关电源 + LDO” 组合，如 TPS62821（开关）+TPS7A4701（LDO），或单独开关电源（需设计纹波滤波， notch 频率匹配开关频率），AVDD、IOVDD 需分开布线，避免噪声干扰。
• 旁路电容 ：VREF、REFBUF 引脚旁需就近放置 10μF 和 0.1μF 陶瓷电容，减少参考电压波动。

2. 布局 guidelines

• 模拟信号 ：AINP/AINM、时钟线（CLKP/M）采用 100Ω 差分布线，长度匹配，避免过孔，减少阻抗不连续。
• 数字信号 ：SLVDS 输出（DA0/1、DB0/1）采用紧密耦合 100Ω 差分线，与模拟区域隔离。
• 接地 ：采用 “信号 - 地 - 电源” 叠层，模拟地、数字地分开，通过单点连接，降低接地噪声。

3. 典型应用电路

以频谱分析仪为例，前端采用 THS4541 全差分放大器（支持 DC-70MHz），搭配 33Ω、10Ω 电阻与 180nH 电感组成采样干扰滤波器，ADC 配置内置参考（REFBUF 引脚接 0.6V），通过 SPI 设置复抽取模式，数据经 SLVDS 接口传输至 FPGA 处理。