系统级封装电磁屏蔽技术介绍

多年来，USI环旭电子始终致力于创新制程技术的研发，为穿戴式电子设备中的系统级封装（SiP）实现高集成度及高性能的解决方案。其中，电磁屏蔽性能的持续优化与提升，可谓是 SiP 技术发展的关键所在。

延伸前几篇「系统级封装」制程文章，本文中，我们将切入屏蔽技术 (Shielding) 两大领域：共形屏蔽(Conformal Shielding)和分段型屏蔽(Compartment Shielding)，并进一步探讨其中制程之优劣，综观一览微小化技术中的「屏蔽」制程。

「电磁屏蔽技术」之必要性

系统级封装模组整合数百、千颗元件于一身，因此，势必要避免模组内和外各项元件之间的相互干扰，这项屏障即为业界所称的共形屏蔽(Conformal Shielding)和分段型屏蔽(Compartment Shielding)。过去在PCB组装制程中，以金属屏蔽栅栏作为隔间屏蔽已超过 20 年；在微小化模组产品中，雷射沟槽加导电胶填充技术则已使用超过 10 年。

基于屏蔽效能与微小化的目的，金属屏蔽栅栏已逐渐被淘汰。近年来，USI研发团队成功开发出应用于间隔屏蔽的金属屏蔽技术，节省大量成本的同时，也解决了长期以来存在的中频与高频问题，为SiP屏蔽技术提供新的解决方案。业界普遍常见的金属屏蔽罩，每一段均需要保留约1mm宽度的焊盘与排除区域 (Keep-Out Zone)，环旭电子的共形及分段型屏蔽仅需10%的宽度。以一个多频4G模组为例，可为其他元件腾出超过17%的空间，并可屏蔽40-50 dB的电磁干扰。

共形屏蔽：满足多样化产品设计需求

环旭电子在共型屏蔽技术（Conformal Shielding）上持续创新与研发，可以实现选择性屏蔽，双面屏蔽等技术以满足不同的产品设计需求，并且成功开发了喷涂（Spray Coating）制程，进一步降低了产品成本。

选择性共型屏蔽是通过在溅射（sputtering）前用遮蔽带（tape）覆盖不需要屏蔽的区域，在溅射后去除遮蔽带，实现了选择性屏蔽，同时满足共型屏蔽要求和实现裸露I/O焊点，还可实现双面塑封产品I/O的要求。双面共型屏蔽技术则通过两次溅射实现双面选择性屏蔽，进一步提升了产品设计的灵活性，降低了设计难度。

喷涂则是在产品表面与侧壁喷涂导电胶取代溅射，实现共型屏蔽。这一项制程的成功开发为共型屏蔽提供了更多实现方案，并显著降低了机台成本和产品成本。

双面选择性屏蔽

USI环旭电子在电磁屏蔽技术上的突破，不仅为SiP模组带来了更高的集成度和性能，更为客户创造了多方面的价值。 首先，透过精准的屏蔽设计，有效降低了元件间的相互干扰，提升了产品的稳定性与可靠性。其次，我们独立开发的屏蔽技术大幅缩减了占用面积，为客户在有限的空间内实现更多功能提供了可能。此外，选择性屏蔽与双面屏蔽等创新技术，满足了客户日益多元化的产品设计需求，更推升了我们在微小化模组中的生产竞争力。

在下一篇文章中，我们将深入探讨「分段式屏蔽技术」，揭示其在SiP模组中的关键作用与优势。 分段式屏蔽技术是如何实现更精细化的电磁控制？它又为SiP模组带来了哪些新的应用场景？敬请期待！