PC7044高性能时钟抖动消除器支持JESD204B 时钟生成

1.概述

PC7044 是一款高性能双环路的整数时钟抖动消除器，可以为具有并行或串（JESD204B 型）接口的高速数据转换器执行参考时钟选择和超低噪声频率的生成。PC7044 具有两个整数模式的PLL 和重叠的片上VCO，具有较宽的调谐范围，SPI 可选。该设备旨在满足GSM 和LTE 基站设计的要求，并提供宽范围的时钟管理和分配功能，用来简化基带和无线网卡时钟树设计。PC7044 采用QFN68 封装，提供14 个低噪声和可配置的输出，用来提供与许多不同组件接口的灵活性，包括数据转换器、现场可编程门阵列（FPGA）和混频器本地振荡器（LO）。

2.特性

超低 RMS抖动： 80fs RMS Jitter (12kHz到 20MHz) @245.76 MHz

底噪： -161dBc/Hz@245.76 MHz

PLL2可提供多达 14路 LVDS、 LVPECL或 CML类型的设备时钟（DCLK）

最大 CLKOUT/CLKOUTx和 SCLKOUT/SCLKOUTx频率高达 3200MHz

JESD204B兼容系统参考时钟（SYSREF）脉冲

25ps模拟和½VCO周期数字延迟，可在 14个时钟输出通道中的每一个上独立编程

SPI可编程相位噪声与功耗

SYSREF有效中断以简化 JESD204B同步窄带双核VCO

最多 2个缓冲压控振荡器（VCXO）输出

LVDS、 LVPECL、 CMOS和 CML模式下最多 4个时钟输入

保持输出频率的频率保持模式

信号丢失（LOS）检测和无瞬断参考时钟切换

4个 GPIO报警/状态指示器，用于确定系统的健康状态

外部 VCO输入，支持高达 3200MHz

车载调节器可实现出色的电源抑制比

3.应用

• JESD204B时钟生成

•蜂窝基础设施（多载波 GSM、 LTE、 W-CDMA）

•数据转换器时钟

•微波基带卡

•相控阵参考时钟分布

审核编辑 黄宇