MS5358——96kHz 24 位 Δ Σ ADC

产品简述

MS5358 是采样速率为 8kHz ~ 96kHz 的立体声 A/D 转换器，适

合于面向消费者的专业音频系统。

MS5358 通过使用增强型双位Δ Σ技术来实现其高精度的特点。

MS5358 是单端的模拟输入，所以不需要外部器件。

音频接口有两种模式（最高有效位对齐，I2S），适合用于

DTV、DVR 和 AV 接收器的系统。

主要特点

 线性相位抗混叠数字滤波器

 单端输入

 带失调电压消除的数字高通滤波器

 信噪失真比： 92dB

 动态范围： 102dB

 信噪比： 102dB

 采样速率 8kHz 到 96kHz

 主时钟：

256fs/384fs/512fs/768fs (8kHz ~ 48kHz)

256fs/384fs (48kHz ~ 96kHz)

 输入电平： CMOS

 主机/从机模式

 音频接口：24 位最高有效位对齐/I2S

 电源：4.5 ~ 5.5V（模拟），2.7 ~ 3.6V（数字）

 工作温度范围 -40°C ~ 105°C

 TSSOP16 封装

应用

 音频接口

 DTV、 DVR 和 AV 接收器

产品规格分类

管脚图

管脚说明

管脚说明

极限参数

芯片使用中，任何超过极限参数的应用方式会对器件造成永久的损坏，芯片长时间处于极限工作

状态可能会影响器件的可靠性。极限参数只是由一系列极端测试得出，并不代表芯片可以正常工作在

此极限条件下。

AGND, DGND = 0V (1)

(1) 所有的电压都以地为基准。

(2) AGND和DGND必须连接到同一个模拟地。

(3) PDN、DIF、MCLK、SCLK、LRCK、CKS0、CKS2引脚。

推荐工作条件

电气参数

模拟特性

除非特别说明，Ta = 25°C; VA = 5.0V, VD = 3.3V, AGND = DGND = 0V; fs = 48kHz, 96kHz; SCLK = 64fs;

信号频率 = 1kHz; 24 位数据;在 fs=48kHz 下测量频率为 20Hz  20kHz,fs = 96kHz 下为 40Hz  40kHz。

(1) 这个值是输入电压的全摆幅(0dB)，输入电压正比于电压 VA。Vin=0.6×VA(Vpp)。

(2) 电源抑制比中的电源是带有 1kHz，50mVpp 交流信号的 VA 和 VD。

(3) 所有的数字输入引脚和 CKS1 引脚都是通过 VD 和 DGND 来导通的。

如有需求请联系——三亚微科技 王子文（16620966594）

(1) 通带和阻带频率随 fs 改变，如：PB=18.9kHz@±0.1dB 是 0.39375×fs。

(2) 数字滤波引入的计算延时时间。

(1) SCLK 的上升沿一定不能在 LRCK 上升和下降沿上。

(2) MS5358 能够通过使 PDN=“L”来进行复位。

(3)这个周期是从 PDN=“H”之后 LRCK 上升沿数目的时间。

时序图

如有需求请联系——三亚微科技 王子文（16620966594）

功能描述

系统时钟

从机模式下需要 MCLK，SCLK 和 LRCK(fs)时钟，LRCK 时钟的输入必须与 MCLK 时钟同步，但是相位

不是其关键因素。表 1 显示了典型的采样频率和系统时钟频率的关系。表 2 显示了 MCLK，SCLK 和通

过 CKS2-0 引脚来控制的主从机模式。

除非 PDN=“L”，所有的外部时钟(MCLK,SCLK,LRCK) 必须存在。如果没有提供这些时钟，MS5358

可能由于使用内部动态刷新逻辑而汲取过量电流。如果外部时钟不存在，那么 MS5358 需要被置为掉

电模式(PDN=“L”)。在主模式下，除非 PDN=“L”，一定需要提供主时钟(MCLK)。

音频接口格式

两种不同的数据格式通过 DIF 引脚(表 3)选择。在两种模式中，串行数据格式是以最高位优先且以

2 的补码的格式。在 SCLK 时钟的下降沿发生时 SDTO 时钟输出。音频接口支持两种模式（主从机模

式）。在主机模式，SCLK 和 LRCK 输出频率与 fs 的关系符合 SCLK 频率为 64fs，LRCK 频率为 1fs。

数字高通滤波器

ADC 有一个数字高通滤波器来消除直流失调。高通滤波器的截止点是 1.0Hz(@fs = 48kHz)并且随着

其采样频率(fs)而扩展。

掉电

当 PDN=“L”时，MS5358 被置为掉电模式，数字滤波器同时被复位。在上电之后应该进行一次复

位。在掉电模式中，VCOM 为 AGND 电平。当出现掉电模式之后一个模拟初始化周期开始。其中主机

模式下 4129 个 LRCK 时钟周期，而从机模式下 4132 个 LRCK 时钟周期后，输出数据 SDTO 有效。在初

始化期间，两个通道的 ADC 数字数据输出被置为 2 的补码“0”。初始化结束之后 ADC 的输出才逐渐

符合对应的输入信号（稳定大约需要群延时的时间）。

(1) 从机模式 4132/fs，主机模式 4129/fs

(2) 模拟输入对应的数字输出之间有群延时(GD)

(3) 在掉电状态 A/D 输出“0”

(4) 当外部时钟 (MCLK,SCLK 和 LRCK) 停止时，MS5358 应该处于掉电状态

系统复位

在上电后，PDN=“L”，MS5358 会被立即复位。在从机模式，MCLK 退出复位和掉电状态之后，

内部时序通过 LRCK 的上升沿（模式 1 为下降沿）开始工作。直到 LRCK 输入，否则 MS5358 将一直处

于掉电状态。在主机模式，当 MCLK 输入，内部时序才开始。

系统设计

图 3 展示了系统连接图。

1. MS5358 的 AGND 和 DGND 应该和外部数字器件(MPU,SDP 等)的地分开排布

2.所有的数字输入引脚不应该悬空

3. CKS1 引脚应该被连接到 VA 或 AGND

地和电源退耦

MS5358 需要特别小心电源和地的排布。另外如果 VA 和 VD 分开，它们的上电顺序并不是关键。

MS5358 的 AGND 和 DGND 一定要连接在同一个模拟地上。系统的模拟地和数字地应该被连在一起，并

且要靠近印刷电路板地的供电处。退耦电容应该尽可能靠近 MS5358，并且小的陶瓷电容应该靠最近。

电源基准

模拟电压输入范围是由 VA 设置，VCOM 是 50%的 VA。一个 2.2uF 电容贴在 VCOM 引脚。为了避

免带入 MS5358 不需要的耦合，所有信号特别是时钟应该远离 VCOM 引脚。

模拟输入

ADC 输入是单端而且内部通过 20kΩ电阻偏置在共模电压(50%VA)(典型@fs=48kHz)。输入信号范围

随着电源电压扩张，正常情况为 0.6×VA Vpp(典型)。ADC 输出数据格式是 2 的补码。内部高通滤波器

消除直流失调电压。

封装外形图

TSSOP16

——爱研究芯片的小王

审核编辑 黄宇