0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

自学PCB差分走线的阻抗控制技术(上篇)

MCU开发加油站 来源:未知 作者:易水寒 2017-12-22 13:53 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

一、引言

为了提高传输速率和传输距离,计算机行业和通信行业越来越多的采用高速串行总线。在芯片之间、板卡之间、背板和业务板之间实现高速互联。这些高速串行总线的速率从以往USB2.0、LVDS以及FireWire1394的几百Mbps到今天的PCI-Express G1/G2、SATA G1/G2 、XAUI/2XAUI、XFI的几个Gbps乃至10Gbps。计算机以及通信行业的PCB客户对差分走线的阻抗控制要求越来越高。这使PCB生产商以及高速PCB设计人员所面临的前所未有的挑战。本文结合PCB行业公认的测试标准IPCTM-650手册,重点讨论真差分TDR测试方法的原理以及特点。

二、IPC-TM-650手册以及PCB特征阻抗测试背景

IPC-TM-650测试手册是一套非常全面的PCB行业测试规范,从PCB的机械特性、化学特性、物理特性、电气特性、环境特性等各方面给出了非常详尽的测试方法以及测试要求。其中PCB板电气特性要求在第2.5节中描述,而其中的2.5.5.7a,则全面的介绍了PCB特征阻抗测试方法和对相应的测试仪器要求,重点包括单端走线和差分走线的阻抗测试。

三、TDR的基本原理及IPC-TM-650对TDR设备的基本要求

3.1 TDR的基本原理

图1是一个阶跃信号在传输线(如PCB的走线)上传输时的示意图。而传输线是通过电介质与GND分隔的,就像无数个微小的电容的并联。电信号到达某个位置时,就会令该位置上的电压产生变化,就像是给电容充电。因此,传输线在此位置上是有对地的电流回路的,因此就有阻抗的存在。但是该阻抗只有阶跃信号自身才能“感觉到”,这就是我们所说的特征阻抗。

当传输线上出现阻抗不连续的现象时,在阻抗变化的地方阶跃信号就会产生反射的现象,如果将反射信号进行取样并显示在示波器的屏幕上,就会得出如图2所示的波形,从波形中我们可以看出一条被测试的传输线在不同位置上的阻抗变化。同时我们可以比较图2中的两个波形。这是使用两台分辨率不同的TDR设备在测试同一条传输线时获得的测试结果。对于传输线阻抗变化的反映一个明显而另一个不明显。TDR设备感知传输线阻抗不连续的分辨率取决于TDR设备所发出的阶跃信号上升时间的快慢,上升时间快所获得的分辨率就高。而TDR设备的上升时间往往和测试系统的带宽紧密相关,带宽高的测试系统有更快的上升时间。

从另外一个角度来考虑,TDR设备的系统带宽限制了TDR测试的分辨率。在IPC-TM-650测试手册中对TDR设备的上升时间是按照系统上升时间(tsys)来定义的。当我们要测量一台TDR设备的系统上升时间时,我们可以短路一台TDR设备的输出,此时可以测出该TDR设备的(tsys)(上升时间以及下降时间)。例如图3的TDR设备的系统上升时间就高达28ps左右。

自学PCB差分走线的阻抗控制技术(上篇)

图4是另一台TDR设备的系统上升/下降时间的测试结果,系统的上升/下降时间在38ps~40ps之间。可见不同的TDR设备在系统上升/下降时间上是有很大的区别的,由此带来的就是传输线阻抗测试分辨率的很大不同。

自学PCB差分走线的阻抗控制技术(上篇)

系统上升时间和分辨率的关系可以用下列的公式来描述:

Resolution= (tsys*V)/2,V为电信号在被测试传输线上的传输速率。

为了方便测试者了解TDR测试的分辨率以及PCB板走线的最小测试长度,在IPC-TM-650测试手册的表4-1(图5)中给出了速查数据。

自学PCB差分走线的阻抗控制技术(上篇)

3.2 IPC-TM-650手册对差分TDR设备的基本要求

IPC-TM-650测试手册是一套非常全面的PCB行业测试规范,从PCB的机械特性、化学特性、物理特性、电气特性、环境特性等各方面给出了非常详尽的测试方法以及测试要求。在以往的IPC-TM-650手册中,对PCB差分TDR测试的要求较为宽松。手册中允许测试者根据TDR测试设备的情况使用两种不同的方法。

方法一:当测试者拥有差分TDR测试设备时,测试设备同时打出两个幅度相等、方向相反的阶跃脉冲,并通过这对差分信号的相互作用直接测出差分走线的阻抗。

方法二:当测试者没有差分TDR测试设备时,测试设备在差分走线(A线与B线)时,先在A线上打出阶跃信号,测试A阶跃信号在A线上的反射特性记作AA,同时测出A阶跃信号在B线上的感应信号,记录为BA。随后,在B线上打出阶跃信号,测试B阶跃信号在B线上的反射特性记作BB,同时测出B阶跃信号在A线上的感应信号,记录为AB。通过对获得的AA、AB、BB、BA四个数值进行计算可以得出差分走线的阻抗。该方法又叫做“Super-Position”。

但是在(2004年3月版)IPC-TM-650手册中,仅仅保留了方法一中的真差分TDR测试描述。而不再有方法二的“伪差分”TDR测试方法的描述。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4423

    文章

    24027

    浏览量

    427184

原文标题:PCB差分走线的阻抗控制技术(一)

文章出处:【微信号:mcugeek,微信公众号:MCU开发加油站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    千兆以太网PCB层叠设计与阻抗控制实战

    在千兆以太网硬件设计中,PCB的层叠结构和阻抗控制是保证信号完整性的基础。许多工程师依赖PCB厂家默认的层叠,导致
    的头像 发表于 04-30 13:46 215次阅读

    如何评估PCB板的USB、MIPI总线的阻抗

    在现代电子设备中,高速数据传输接口,如USB、MIPI总线已成为关键组件。为确保信号完整性,评估其阻抗至关重要。本文将深入探讨PCB板上USB
    的头像 发表于 04-29 10:56 287次阅读
    如何评估<b class='flag-5'>PCB</b>板的USB、MIPI总线的<b class='flag-5'>差</b>分<b class='flag-5'>阻抗</b>?

    Bamtone班通:PCB特性阻抗测量原理与工艺控制实践

    设计理论值到实际生产实现,阻抗控制贯穿于PCB的整个生命周期。一、PCB特性阻抗的形成机理1.1传输线
    的头像 发表于 03-13 10:12 387次阅读
    Bamtone班通:<b class='flag-5'>PCB</b>特性<b class='flag-5'>阻抗</b>测量原理与工艺<b class='flag-5'>控制</b>实践

    班通科技:PCB阻抗测试国内、国际标准参考

    在高速数字电路和射频应用领域,印刷电路板(PCB)的阻抗控制至关重要。阻抗匹配不良会导致信号反射、波形畸变、时序抖动等一系列信号完整性问题,直接影响电子设备的性能和可靠性。Bamton
    的头像 发表于 02-11 13:46 685次阅读
    班通科技:<b class='flag-5'>PCB</b><b class='flag-5'>阻抗</b>测试国内、国际标准参考

    PCB阻抗测试设备怎么选?

    在高速PCB设计、半导体封装和高频电子制造领域,阻抗控制的精度直接决定了产品性能的可靠性。选择一款专业的阻抗测试仪,既要满足测试需求,又要兼顾效率和成本。作为国内领先的
    的头像 发表于 02-05 09:53 1199次阅读
    <b class='flag-5'>PCB</b><b class='flag-5'>阻抗</b>测试设备怎么选?

    国产PCB阻抗测试分析仪品牌:Bamtone班通

    PCB电子测试测量领域,阻抗测试分析仪是研发、生产和品质控制中不可或缺的关键设备。随着中国科技实力的不断提升,国产高端测试仪器正逐步打破国外品牌的长期垄断。作为国内领先PCB测量仪器
    的头像 发表于 01-24 14:06 1243次阅读
    国产<b class='flag-5'>PCB</b><b class='flag-5'>阻抗</b>测试分析仪品牌:Bamtone班通

    班通科技:PCB线宽线距对阻抗的影响有哪些?

    PCB线宽主要决定阻抗大小,线距主要影响耦合强度和分/共面结构的阻抗;加宽线宽会降低阻抗,增大
    的头像 发表于 01-20 17:53 556次阅读
    班通科技:<b class='flag-5'>PCB</b>线宽<b class='flag-5'>线</b>距对<b class='flag-5'>阻抗</b>的影响有哪些?

    单片机的分信号到底是什么?

    递减的,线间距一般超过4 倍线宽时,它们之间的基本上就不会产生干扰了。此外,通过地平面的隔离也可以起到很好的屏蔽作用,这种结构在高频的(10G 以上)IC 封装 PCB 设计中经常会用采用,被称为 CPW 结构,可以保证严格的阻抗
    发表于 11-12 06:44

    USB 分信号线 PCB 布线指南

    “  本文介绍了在 PCB 上正确布局 USB 分数据线的关键原则和实践。主要目标是实现 USB 规范中规定的 90 欧姆阻抗匹配。且应考虑 ESD 保护及完整的地平面。 ” USB
    的头像 发表于 09-18 12:03 6922次阅读
    USB <b class='flag-5'>差</b>分信号<b class='flag-5'>线</b> <b class='flag-5'>PCB</b> 布线指南

    PCB分线,最重要是整整齐齐

    分走线对称性的影响
    的头像 发表于 09-09 15:30 807次阅读
    <b class='flag-5'>PCB</b><b class='flag-5'>差</b>分线,最重要是整整齐齐

    技术资讯 I 信号完整性与阻抗匹配的关系

    本文要点PCB线和IC走线中的阻抗控制主要着眼于预防反射。防止互连路径上发生反射,可确保功率传输至负载,同时避免其他信号完整性问题。使用集
    的头像 发表于 09-05 15:19 5427次阅读
    <b class='flag-5'>技术</b>资讯 I 信号完整性与<b class='flag-5'>阻抗</b>匹配的关系

    如何用TDR阻抗测量仪快速定位PCB传输线故障?

    TDR阻抗测量仪是一款基于时域反射原理(TDR)设计的高带宽特性阻抗测试分析专用仪器,它非常适用于快速定位PCB传输线故障。以下是使用TDR阻抗
    的头像 发表于 08-20 10:52 1119次阅读
    如何用TDR<b class='flag-5'>阻抗</b>测量仪快速定位<b class='flag-5'>PCB</b>传输<b class='flag-5'>线</b>故障?

    PCB板为了节省AC电容打孔空间,你有没动过这个念头?

    方式节省空间的关键,在于过孔打在电容的管脚焊盘之间,3D建模如下。 为了大家能看的更清楚,隐藏电容后的俯视图如下(下文简称via-in): 对于速率25Gbps,分走线特征阻抗1
    发表于 08-11 16:16

    可靠性技术系列教材之PCB EMC设计技术

    。 一般来说分模式信号携带数据或有用信号信息。共模模式是分模式的负面效果。 二、模电流 大小相等方向相位相反。 由于走线的分布电容、电感信号走
    发表于 07-01 16:12

    别蒙我,PCB板上这几对高速走线怎么看我都觉得一样!

    设计工程师,你们觉得下面两对表层的高速走线,长度完全一样,性能会有区别吗? 没有过孔,就是表层的分走线,乍一看,还真没什么不一样,硬要说有哪里不同的话,那就只有
    发表于 06-09 14:34