IP集成式误码率测试器（IBERT）的主要性能和优势介绍

面向 UltraScale？ 架构 GTY 收发器的可定制 LogiCORE？ IP 集成式误码率测试器 （IBERT） 核用于评估和监控 ｖ 收发器。该核包括采用 FPGA 逻辑实现的模式生成器和检查器，并能够接入 GTY 收发器的端口和动态重配置端口属性。还包括了通信逻辑，可通过 JTAG 在运行时间进行设计访问。此核可用作独立或公开设计，基于客户配置。

主要性能和优势：

为 Vivado？ 串行 I/O 分析器功能与 IBERT 内核之间提供了通信路径。

提供 UltraScale 架构 GTY 收发器 （用户可选数量）

可根据所需的线速、参考时钟速率、和参考时钟源来定制每个收发器

需要可源自引脚或某个使能 GTY 收发器的系统时钟

特色技术文档

Vivado 发布说明

IP 性能和资源利用率数据

工具和器件支持

器件系列支持：

Virtex UltraScale

设计工具支持：

Vivado Design Suite

相关产品

ChipScope 集成控制器 （ICON）

ChipScope PRO 虚拟输入/输出 （VIO）

ChipScope 集成逻辑分析器 （ILA）

面向 Virtex-7 GTX 的 ChipScope Pro IBERT

面向 Virtex-6 GTH 的 ChipScope Pro （IBERT）

面向 Virtex-5 FPGA GTX 收发器的 ChipScope Pro IBERT

面向 Spartan-6 GTP 收发器的 ChipScope Pro IBERT

Spartan-6 FPGA 嵌入式套件

Virtex-6 FPGA 嵌入式套件