0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cortex R52内核Cache的相关概念(2)

瑞萨嵌入式小百科 来源:瑞萨MCU小百科 2024-07-15 10:35 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Cache相关概念

3Outer&Inner R/W allocate

表示分配方式为外部和内部都是读写分配。

读/写分配是一种内存访问策略,用于确定处理器在访问内存时是否需要将数据加载到高速缓存中。具体来说:

读分配:当处理器需要从内存中读取数据时,如果该数据不在高速缓存中,则会将相应的数据块加载到高速缓存中,以便处理器能够更快地访问和处理数据。

写分配:当处理器需要向内存写入数据时,如果写入的数据不在高速缓存中,则会先将相应的数据块加载到高速缓存中,并在高速缓存中进行写操作,然后再将更新后的数据写入到内存中。读/写分配可以影响系统的性能表现,合理选择读/写分配策略可以提高数据访问的效率和速度。

如果外部和内部都是读/写分配,表示处理器在与外部存储器和内部缓存之间的数据交互时,都采用读/写分配的方式来管理数据的加载和写入操作。这样的设置可以根据具体场景提高数据访问的效率和性能。

4Write-Back,Write-Through

Write-back写回,和Write-Through写透是两种不同的缓存策略,它们在处理器访问数据时的行为有所不同:在写回策略下,当处理器要写入数据时,数据首先被写入到缓存中,而不是直接写入到内存中。只有在缓存行被替换出去时,才会将被修改的数据写回到内存中。这样可以减少对内存的频繁写入操作,提高缓存的利用率和性能。

在写透策略下,当处理器要写入数据时,数据会同时被写入到缓存和内存中。每次写操作都会导致数据被同步写入到内存,确保内存和缓存中的数据一致性。虽然可以保证数据的一致性,但可能会增加写操作的延迟。

效率上来说,写回策略通常比写透策略效率更高。这是因为写回策略减少了对内存的频繁写入,利用了缓存的特性来减少内存访问次数,提高了系统整体的性能。然而,写回策略需要额外的控制逻辑来管理缓存中数据与内存之间的一致性,因此需要更多的硬件支持。选择哪种策略取决于系统的设计需求和性能优化目标。

5Outer&Inner non-allocate

外部和内部都是非分配的意味着在存储器属性中指定了不进行分配(non-allocate)的方式。这意味着处理器在访问这种类型的内存时,不会将数据加载到高速缓存中进行缓存,而是直接在内存中读取或写入数据。

当外部和内部都是非分配时,处理器在访问这段内存时不会将其内容缓存起来,而是每次都直接从内存读取或写入数据。这种方式可能会增加内存访问的延迟,但可以确保处理器访问的数据是最新的,适用于对数据实时性要求较高的场景。

6Outer&Inner non-cacheable

表示外部和内部都不开缓存

7Non-transient可以理解为非瞬态

"transient" 通常用来描述一种短暂存在或暂时性的状态或属性。而 "non-transient" 则表示相反的情况,即不是短暂的或不是暂时的。

在代码中提到的 "non-transient" 和 "transient" 可能用来描述内存访问属性的持久性或持续性。例如,如果一个内存区域被标记为 "non-transient",可能意味着该区域的属性在一段时间内保持不变,而不是临时性的或随机变化的。

0bfe59a8-3f5a-11ef-a4c8-92fbcf53809c.png

点击可查看大图

这里要注意的一点是:如上图红框所示CortexR52的内核的write-back被当成是write-through来对待。

System ram的MPU配置说明

0c3a20a0-3f5a-11ef-a4c8-92fbcf53809c.png

点击可查看大图

这里的ATTRINDEX1对应的就是Attr1的配置,其它的序号也是一一对应的。

0c6464f0-3f5a-11ef-a4c8-92fbcf53809c.png

点击可查看大图

Attr1可以看出他的配置是正常存储设备,内外部读写分配,并且是写透的cache策略,这面要注意的是,打开cache一定要是non_shareable

我们再看一下下图中System RAM mirror:的MPU配置策略与system ram正好相反,ATTRINDEX3对应的Attr3是没有使能cache,却是“outer_shareable”的状态。这个也好理解,因为开cache,又开共享的话会影响数据一致性的。

0c795734-3f5a-11ef-a4c8-92fbcf53809c.png

点击可查看大图

下个章节将介绍Cortex R52具体的缓存操作的实践和性能测试。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    20148

    浏览量

    247135
  • 内核
    +关注

    关注

    4

    文章

    1436

    浏览量

    42491
  • Cortex
    +关注

    关注

    2

    文章

    220

    浏览量

    48409
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Cortex-M内核中的精确延时的方法

    使用 CYCCNT寄存器来测量执行某个任务所花的周期数,这也可以用作时间基准相关的目的(操作系统中统计 CPU使用率可以用到它)。” Cortex-M中的DWT它有一个32位的寄存器叫CYCCNT
    发表于 11-21 07:51

    WHIS与高通达成战略合作

    我们非常高兴地宣布,WITTENSTEIN high integrity systems(WHIS)与高通技术公司达成了最新的战略合作协议,将SAFERTOS系统应用到Snapdragon Digital Chassis数字底盘安全岛的R52内核中。
    的头像 发表于 09-19 10:26 785次阅读

    瑞萨RA2L2产品特色功能、配套评估板和相关开发工具集合

      一   RA2L2产品简介     特点 110-nm低功耗工艺 48MHz Arm Cortex -M23内核 最大128KB闪存,16KB SRAM,4KB数据闪存 32pin到64pin
    的头像 发表于 07-08 14:56 4120次阅读
    瑞萨RA<b class='flag-5'>2L2</b>产品特色功能、配套评估板和<b class='flag-5'>相关</b>开发工具集合

    瑞萨RZ T2H更换DDR流程和工具介绍

    瑞萨RZ T2H是由2R52核和4个A55核构成。支持LPDDR4,其传输可以达到3.2Gbps(1600 MHZ),总线宽度为32位,两个rank,最大支持64Gb容量。
    的头像 发表于 06-27 14:54 2021次阅读
    瑞萨RZ T<b class='flag-5'>2</b>H更换DDR流程和工具介绍

    在IAR Embedded Workbench for Arm中使用Arm Cortex-R52 NEON

    随着嵌入式系统变得越来越智能,对嵌入式处理器的要求也越来越高。为了更好应对汽车、医疗和工业机器人等领域对嵌入式处理器的要求,Arm推出了采用Armv8-R架构的Cortex-R52Cortex-R52相对之前的处理器引入了很多
    的头像 发表于 06-05 09:57 1541次阅读
    在IAR Embedded Workbench for Arm中使用Arm <b class='flag-5'>Cortex-R52</b> NEON

    RZ/T2H MPU数据手册和产品介绍#集成了强大的应用处理能力和精确的实时控制功能

    。Renesas Electronics RZ/T2H MPU具有多达四个ARM® Cortex®-A55内核(运行频率为1.2GHz)和两个ARM Cortex-R52
    的头像 发表于 05-21 10:24 870次阅读
    RZ/T<b class='flag-5'>2</b>H MPU数据手册和产品介绍#集成了强大的应用处理能力和精确的实时控制功能

    RZT2H CR52双核BOOT流程和例程代码分析

    RZT2H是多核处理器,启动时,需要一个“主核”先启动,然后主核根据规则,加载和启动其他内核。本文以T2H内部的CR52双核为例,说明T2H
    的头像 发表于 04-03 17:14 2714次阅读
    RZT<b class='flag-5'>2</b>H CR<b class='flag-5'>52</b>双核BOOT流程和例程代码分析

    瑞萨RA8快速上手指南:Cortex-M85内核瑞萨RA8开发环境搭建 并点亮一个LED

    因为Cortex-M内核,瑞萨RA8系列单片机支持多种市面上常见的开发环境,像Keil MDK、IAR EWARM等,而本文讲述的是瑞萨自家官方的IDE(e2 studio)。
    的头像 发表于 03-17 14:35 1564次阅读
    瑞萨RA8快速上手指南:<b class='flag-5'>Cortex</b>-M85<b class='flag-5'>内核</b>瑞萨RA8开发环境搭建 并点亮一个LED

    如何从R52_0使用SD Boot启动S32z ?

    有人能够从 R52_0 使用 SD Boot 启动 S32z 吗? 如果是,如何初始化 IVT 工具并创建图像 blob? 我能够从 SD 卡启动 M33,但 R52 失败......
    发表于 03-17 06:10

    具有OTFD和安全功能的高性能和优化的实时响应MPU RZ/T2ME数据手册

    ®-R52 内核,可进行实时控制,而且还拥有能够与 CPU 直接连接的大容量紧密耦合内存(576KB),以实现高性能实时处理。 此外,它还可以将电机控制的外设布置到能直接连接至 CPU 的 LLPP
    的头像 发表于 03-14 16:00 872次阅读
    具有OTFD和安全功能的高性能和优化的实时响应MPU RZ/T<b class='flag-5'>2</b>ME数据手册

    可实现工业 AC Servo 和控制器高速处理的多功能 MPU RZ/T2M 数据手册

    ® Cortex®-R52 内核,可进行实时控制,而且还拥有能够与 CPU 直接连接的大容量紧密耦合内存(576KB),以实现高性能实时处理。 此外,它还可以将电机控制的外设布置到能直接连接至 CPU
    的头像 发表于 03-14 15:39 866次阅读
    可实现工业 AC Servo 和控制器高速处理的多功能 MPU RZ/T<b class='flag-5'>2</b>M 数据手册

    通过EtherCAT实现高速、高精度实时控制的高性能MPU RZ/T2L数据手册

    RZ/T2L 是一款高性能 MPU,可通过 EtherCAT 实现高速、高精度的实时控制。 RZ/T2L 搭载最大频率为 800MHz 的 Arm® Cortex®-R52
    的头像 发表于 03-14 15:07 821次阅读
    通过EtherCAT实现高速、高精度实时控制的高性能MPU RZ/T<b class='flag-5'>2</b>L数据手册

    集成应用处理功能和高精度实时控制性能的高端 MPU RZ/T2H数据手册

    所需的处理能力和外设功能。 Quad Arm® Cortex-A55 CPU 内核(1200MHz) 用于应用处理,两个 Arm® Cortex®-R52 CPU
    的头像 发表于 03-14 14:44 881次阅读
    集成应用处理功能和高精度实时控制性能的高端 MPU RZ/T<b class='flag-5'>2</b>H数据手册

    STM32WBA52CEU可以用标准库开发吗?

    手头有一块庆科的EMB1073开发板,其处理器是STM32WBA52CEU,内核Cortex-M33。 下载的Keil.STM32WBAxx_DFP.1.2.1安装后,从Keil V5.23上可以
    发表于 03-13 06:34

    晶圆制造中的T/R概念、意义及优化

    在晶圆制造领域中,T/R(Turn Ratio)指在制品的周转率。它是衡量生产线效率、工艺设计合理性和生产进度的重要指标之一。本文介绍了T/R概念、意义,并提出了如何优化T/R。  
    的头像 发表于 12-17 11:34 2493次阅读