新思科技与台积公司深度合作，推动芯片设计创新

2024年5月11日，知名科技企业新思科技（Synopsys， Inc.， SNPS）公布与台湾积体电路股份有限公司（TSMC）的深度合作，涉及先进工艺节点设计的EDA和IP领域。此次合作成果已成功运用于人工智能（AI）、高性能计算（HPC）以及移动设备设计等多个领域。近期，双方联手优化了光子集成电路（PIC）流程，满足了硅光子技术对更高功率、性能及晶体管密度的需求。值得一提的是，新思科技的数字和模拟设计流程备受行业赞誉，适用于台积公司的N3/N3P和N2工艺技术。目前，两家公司正致力于研发下一代AI驱动型芯片设计流程——新思科技DSO.ai™，旨在提升设计效率和芯片设计生产力。同时，新思科技也为台积公司的N2/N2P工艺开发了丰富的基础和接口IP产品组合。此外，新思科技、是德科技（Keysight）与Ansys联合推出全新集成射频（RF）设计迁移流程，协助客户从台积公司N16工艺节点顺利过渡至N6RF+工艺节点。

新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示：“新思科技在可投产的EDA流程和支持3Dblox标准的3DIC Compiler光子集成方面的先进成果，结合我们广泛的IP产品组合，使得我们与台积公司能够助力开发者基于台积公司先进工艺加速下一代芯片设计创新。我们与台积公司长达数十年的紧密合作，为业界提供了关键性的EDA和IP解决方案，助力合作伙伴实现跨工艺节点的快速设计迁移，显著提升了设计质量和生产力。”

台积公司设计基础设施管理部负责人Dan Kochpatcharin表示：“我们与新思科技等开放创新平台（OIP）生态系统合作伙伴的紧密协作，使我们能够更好地满足从埃米级器件到复杂的多裸晶芯片系统等高性能计算设计领域中的各种挑战性需求，始终站在创新的最前沿。台积公司与新思科技将继续携手，助力开发者基于台积公司的先进工艺节点实现下一代差异化设计，并加快成果转化速度。”

针对先进工艺节点的经认证数字和模拟设计流程

新思科技针对台积公司N3P和N2工艺的可投产数字和模拟设计流程，已成功应用于AI、HPC和移动设备设计等多个领域。该AI驱动的模拟设计迁移流程可实现工艺节点间的快速迁移，在此之前，新思科技已经有针对台积公司N4P至N3E和N3E至N2工艺节点迁移的设计流程，现在又增加了从台积公司N5至N3E工艺节点的迁移流程。

此外，可互操作工艺设计套件（iPDK）和新思科技IC Validator™物理验证运行集已可供开发者使用，帮助芯片开发团队高效地将设计迁移至台积公司的先进工艺技术。新思科技IC Validator支持全芯片物理签核，以应对日益复杂的物理验证规则。新思科技IC Validator现已通过台积公司N2和N3P工艺技术认证。

新思科技与台积公司携手推出多裸晶电子与光子整合流程方案，通过硅光子技术与近/共封装措施优化数据传输效率，显著提高系统性能及功能性。其中，该流程通过新思科技OptoCompiler™设计光子集成电路，再结合3DIC Compiler和Ansys多物理场分析技术进一步集成电子集成电路（EIC）。

新思科技正积极研发适用于台积公司N2和N2P工艺的基础和接口IP组合，旨在帮助各类AI、HPC和移动SoC应用更快地实现流片成功。这些IP组合涵盖了高质量的PHY IP，如UCIe、HBM4/3e、3DIO、PCIe 7.x/6.x、MIPI C/D-PHY和M-PHY、USB、DDR5 MR-DIMM和LPDDR6/5x等，可充分利用台积公司先进工艺节点带来的PPA优势。此外，新思科技还为台积公司N3P工艺提供经过硅验证的基础和接口IP组合，包括224G以太网、UCIe、MIPI C/D-PHY和M-PHY、USB/DisplayPort和eUSB2、LPDDR5x、DDR5和PCIe 6.x，以及正在开发中的DDR5 MR-DIMM。这些IP已在众多行业领军企业中得到广泛应用，有效缩短了他们的开发周期。