南方科技大学潘权团队在JSSC发表高速有线芯片设计领域重要进展

近日，南方科技大学深港微电子学院潘权教授领衔的科研团队在高速有线芯片设计领域取得显著突破。相关成果在集成电路设计领域权威学术期刊《固态电路期刊》（IEEE Journal of Solid-State Circuits， JSSC）上发表，题目为“A 2×56 Gb/s 0.78-pJ/b PAM-4 Crosstalk Cancellation Receiver With Active Crosstalk Extraction Technique in 28-nm CMOS”。

随着云计算与人工智能的发展，数据中心处理和交换海量数据集的需求日益增加，对带宽的需求也随之提升。然而，传统有线收发器受限于面积和功耗，无法满足高速数据传输的需求。

此前已有研究尝试在先进CMOS技术中实现224 Gb/s四电平脉冲幅度调制（PAM-4）基于数字信号处理器（DSP）的发射器和接收器，但在31 dB奈奎斯特损耗的信道环境下，功耗高达820 mW/lane，严重制约了其在长距离、高数据速率场景中的应用。

为了解决上述问题，IEEE 802.3 Beyond 400 Gb/s以太网研究小组提出了单端多输入多输出（MIMO）方案。如图1所示，该方案通过在一个差分或类差分通道上传输两个单端信号，有效提升了I/O效率和数据吞吐量。本研究在此基础上提出了一种单端MIMO PAM-4串扰消除和信号再利用（XTCR）中距（MR）背板RX，成功实现了2×56 Gb/s的数据传输。

论文第一作者为2020级博士生钟立平，通讯作者为潘权教授，南方科技大学深港微电子学院为唯一单位，研究工作获得了国家自然科学基金和国家重点研发计划经费的资助。