0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

锁相环PLL和锁频环FLL的区别?

工程师邓生 来源:未知 作者:刘芹 2023-09-02 15:06 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

锁相环PLL和锁频环FLL的区别

锁相环(PLL,Phase Locked Loop)和锁频环(FLL,Frequency Locked Loop)是两种常用于信号调节和数据传输的控制回路。虽然它们都是用于控制信号频率的回路,但是它们在工作原理、性能和应用方面都有所不同。本文将详细讨论PLL和FLL的区别和特点,以及它们在实际应用中的优缺点和限制。

一、锁频环FLL的工作原理

锁频环FLL是一种控制系统,它通过改变输出频率来跟踪和锁定输入信号的频率。它由三个主要组件组成:比较器滤波器振荡器。比较器将输入信号和反馈信号进行比较,然后将比较信号送到滤波器进行滤波和放大,滤波器的输出信号再作为控制信号控制振荡器的频率,使其尽可能地与输入信号匹配。这个过程一直重复,直到输出信号的频率与输入信号的频率达到一致,最终输出的频率就是输入信号的频率。

锁频环FLL的工作基于频率控制环路的负反馈控制,在调节信号频率的过程中,FLL既能锁住较稳定的频率,又能快速跟踪快速变化频率,所以常用于要求频率稳定的信号调节和数据传输应用,例如电视接收机、网络通信等。

二、锁相环PLL的工作原理

锁相环PLL也是一种控制系统,不同于FLL,它主要是针对相位信号进行控制。它也由比较器、滤波器和振荡器组成,但它的振荡器的输出信号并不是简单的频率信号,而是一个相位信号。PLL可以将输入信号的相位与振荡器输出的相位进行比较,然后通过调节振荡器的输出相位来控制输入信号。这个过程可以持续进行,直到输入信号的相位与振荡器的输出相位相同。这样就可以保证输入信号和输出信号的相位同步,并且输出信号的频率和相位与输入信号相同。

锁相环PLL可以用于相位同步、时钟恢复、频率合成等,具有广泛的应用,例如采用固体激光技术进行高精度测量、同步数字电视的音频和视频等。

三、PLL和FLL的区别

1. 工作原理不同

锁频环FLL的基本原理是通过对输入信号和反馈信号进行比较,然后通过控制振荡器的频率来调整和锁定输出信号的频率,保证输入输出的频率一致。锁相环PLL则主要是针对相位信号进行控制,通过调节输出信号的相位来实现输入输出信号的同步。它们的回路模型和控制策略都有所不同。

2. 运算速度不同

由于FLL主要用于频率控制和跟踪,所以在响应速度方面优于PLL;而PLL主要用于相位同步和频率合成,所以在稳定性和精度方面优于FLL。大多数PLL的响应时间以微秒或纳秒为单位,因此能够快速处理高速信号。 FLL的响应时间通常在几毫秒至几十毫秒之间,因此不能快速处理高速信号。

3. 稳定性和精度不同

PLL的输出信号稳定性和精度高于FLL,尤其对于要求高精度、高稳定性的应用,如光纤通信、卫星导航等,需要使用PLL技术。FLL对于短时间内频率变化比较大的信号有更好的跟踪性能,故多用于实时控制系统、信号传输应用等。

4. 适用范围不同

锁频环FLL通常适用于需要频率跟踪和锁定的低频信号的控制应用。锁相环PLL适用于需要相位同步和频率合成的控制应用。例如:在高速数字通信系统中,PLL可以用来恢复远程时钟和时钟数据,而FLL则可以用来控制本地振荡器的频率以跟踪远程时钟信号。

四、使用场景

对于需要控制频率的应用,需要根据需要选用PLL或FLL。例如,对于通信系统中的调制解调器来说,要么使用PLL,要么使用FLL。

当频率对应用更为关键时,例如在计算机、网络通信或远程测量中,需要高精准的、完全稳定的信号,例如GPS系统。那么更适用于PLL技术。这种情况下,PLL可以保持极高的精度和稳定性,使输出信号与参考频率同步,在频率和相位方面都能得到精准的控制。

当要求系统响应速度更快,或者要求通过信号不断跟踪和追踪变化,例如雷达系统中,使用FLL的技术可能更为适合。此时,FLL具有更高的响应速度和跟踪性能,可以更好的控制信号频率,使其与输入信号相匹配。

总之,PLL和FLL都使用于数字信号处理的优化应用中,常用于相位和频率的精确控制,具有各自的特点和优劣之处。在实际应用中,应根据具体的要求和条件,选用合适的技术以满足要求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    36

    文章

    633

    浏览量

    90807
  • 振荡器
    +关注

    关注

    28

    文章

    4155

    浏览量

    142319
  • 比较器
    +关注

    关注

    14

    文章

    1886

    浏览量

    111421
  • pll
    pll
    +关注

    关注

    6

    文章

    976

    浏览量

    137580
  • 锁频环
    +关注

    关注

    0

    文章

    6

    浏览量

    3874
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    ‌CDCVF2510 3.3V锁相环时钟驱动器技术文档总结

    该CDCVF2510是一款高性能、低偏斜、低抖动、锁相环PLL) 时钟驱动器。它使用锁相环PLL) 将反馈 (FBOUT) 输出与时钟 (CLK) 输入信号在频率和相位上精确对
    的头像 发表于 10-08 10:00 576次阅读
    ‌CDCVF2510 3.3V<b class='flag-5'>锁相环</b>时钟驱动器技术文档总结

    ‌CDCVF2509 3.3V锁相环时钟驱动器技术文档总结

    该CDCVF2509是一款高性能、低偏斜、低抖动、锁相环PLL) 时钟驱动器。该器件使用 PLL 将反馈 (FBOUT) 输出与时钟 (CLK) 输入信号在频率和相位上精确对齐。该器件专为与同步
    的头像 发表于 09-22 16:22 685次阅读
    ‌CDCVF2509 3.3V<b class='flag-5'>锁相环</b>时钟驱动器技术文档总结

    ‌CDCVF25081 3.3-V 锁相环时钟驱动器技术文档总结

    CDCVF25081是一款高性能、低偏斜、低抖动、锁相环时钟驱动器。它使用 PLL 将输出时钟在频率和相位上精确对齐输入时钟信号。输出分为 2 个组,总共 8 个缓冲 CLKIN 输出。当不存在 CLKIN 信号时,该器件会自动将输出置于低电平状态(掉电模式)。
    的头像 发表于 09-22 15:39 608次阅读
    ‌CDCVF25081 3.3-V <b class='flag-5'>锁相环</b>时钟驱动器技术文档总结

    ‌CDCVF2510A 3.3V锁相环时钟驱动器技术文档总结

    该CDCVF2510A是一款高性能、低偏斜、低抖动、锁相环PLL) 时钟驱动器。该CDCVF2510A使用锁相环PLL) 将反馈 (FBOUT) 输出在频率和相位上精确对齐到时
    的头像 发表于 09-22 09:21 298次阅读
    ‌CDCVF2510A 3.3V<b class='flag-5'>锁相环</b>时钟驱动器技术文档总结

    ‌TLC2932A 高性能锁相环芯片技术文档摘要

    该TLC2932A专为锁相环PLL)系统而设计,由压控振荡器(VCO)和边沿触发型相位频率检测器(PFD)组成。VCO的振荡频率范围由外部偏置电阻(R ~偏见~ ).VCO在输出级有一个1/2
    的头像 发表于 09-19 15:09 621次阅读
    ‌TLC2932A 高性能<b class='flag-5'>锁相环</b>芯片技术文档摘要

    ‌TLC2933A 高性能锁相环 (PLL) 芯片技术文档摘要

    该TLC2933A专为锁相环PLL)系统设计,由压控振荡器(VCO)和边沿触发型相位频率检测器(PFD)组成。VCO的振荡频率范围由外部偏置电阻(R ~偏见~ ).VCO在输出级有一个1/2分频器
    的头像 发表于 09-19 14:50 656次阅读
    ‌TLC2933A 高性能<b class='flag-5'>锁相环</b> (<b class='flag-5'>PLL</b>) 芯片技术文档摘要

    基于锁相环的无轴承同步磁阻电机无速度传感器检测技术

    使用场合。为实现无轴承同步磁阻电机高速超高速、低成本、实用化运行,提出了一种基于锁相环法的无速度传感自检测技术。通过应用锁相环原理,设计出无轴承同步磁阻电机无速度传感器,并基于 Matlab
    发表于 07-29 16:22

    高压放大器在锁相环稳定重复频率研究中的应用

    实验名称: 锁相环稳定重复频率的系统分析 实验内容: 针对重复频率的漂移,引入两套锁相环系统反馈控制两个激光器的重复频率,将其锁定在同一个稳定的时钟源上。本章主要阐述了经典锁相环的原理,稳定重复
    的头像 发表于 06-06 18:36 501次阅读
    高压放大器在<b class='flag-5'>锁相环</b>稳定重复频率研究中的应用

    Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册

    Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压控振荡器 (VCO),是5G或数据转换器时钟
    的头像 发表于 06-04 11:15 771次阅读
    Analog Devices Inc. ADF4382x小数N分频<b class='flag-5'>锁相环</b> (<b class='flag-5'>PLL</b>)数据手册

    锁相环(PLL)电路设计与应用(全9章)

    内容介绍本文档主要介绍锁相环(PLL)电路的设计与应用,内容包括PLL工作原理与电路构成、PLL电路的传输特性、PLL电路中环路滤波器的设计
    发表于 04-18 15:34

    锁相环是什么意思

    锁相环(Phase-Locked Loop,简称PLL)是一种广泛应用于电子系统中的反馈控制系统,主要用于频率合成和相位同步。本文将从锁相环的工作原理、基本组成、应用案例以及设计考虑等方面进行详细阐述,以帮助读者全面理解这一重要
    的头像 发表于 02-03 17:48 2142次阅读

    AN-1420:利用数字锁相环(DPLL)实现相位增建和无中断切换

    电子发烧友网站提供《AN-1420:利用数字锁相环(DPLL)实现相位增建和无中断切换.pdf》资料免费下载
    发表于 01-13 14:07 0次下载
    AN-1420:利用数字<b class='flag-5'>锁相环</b>(DPLL)实现相位增建和无中断切换

    可编程晶振的锁相环原理

    锁相环(Phase-LockedLoop,PLL)是一个能够比较输出与输)入相位差的反馈系统,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,使振荡信号同步至参考信号。而锁相环
    的头像 发表于 01-08 17:39 979次阅读
    可编程晶振的<b class='flag-5'>锁相环</b>原理

    基于锁相环法的载波提取方案

    电子发烧友网站提供《基于锁相环法的载波提取方案.pdf》资料免费下载
    发表于 01-07 14:41 2次下载

    TMS320C6000 DSP软件可编程锁相环控制器指南

    电子发烧友网站提供《TMS320C6000 DSP软件可编程锁相环控制器指南.pdf》资料免费下载
    发表于 12-24 16:54 0次下载
    TMS320C6000 DSP软件可编程<b class='flag-5'>锁相环</b>控制器指南