0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

半导体集成电路键合强度原理、试验程序、试验条件、失效判据分享!

科准测控 来源:科准测控 作者:科准测控 2023-01-05 13:52 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

引线键合是封装过程中一道关键的工艺,键合的质量好坏直接关系到整个封装器件的性能和可靠性,半导体器件的失效约有1/4~1/3是由芯片互连引起的,故芯片互连对器件长期使用的可靠性影响很大。引线键合技术也直接影响到封装的总厚度。下面科准测控小编就来介绍一下半导体集成电路键合强度试验原理、试验程序、试验条件、设备、失效判断及说明!

一、什么是键合(Wire Bonding)

键合就是用金丝、铜丝或铝丝将半导体器件芯片表面的电极引线与底座或引线框架外引线相连接起来。键合的目的是把半导体器件芯片表面的电极与引线框架的外引线连接起来。

二、试验原理

本试验的目的是测量键合强度,评估键合强度分布或测定键合强度是否符合适用的订购文件的要求。本试验可应用于采用低温焊、热压焊、超声焊或有关技术键合的、具有内引线的微电子器件封装内部的引线-芯片键合、引线-基板键合或内引线-封装引线键合。它也可应用于器件的外部键合,如器件外引线-基板或布线板的键合,或应用于不采用内引线的器件(如梁式引线或倒装片器件)中的芯片-基板之间的内部键合。

三、试验程序

应采用与特定器件结构相符的、适用订购文件中规定的试验条件进行试验。应计算全部键合拉力,并应根据适用情况遵守抽样、接收和追加样品规定。除另有规定外,对于条件A、C和D,所需要的试验键合点应从至少四个器件中随机抽取,为键合强度试验规定的样本大小用于确定进行拉力试验的最少键合线数,而不是确定至少需要的完整器件数。按试验条件以D、F、G和H进行的键合拉力试验,虽然同时涉及到两个或多个键合点,但是对键合强度试验和计算样本大小来说,应将其看成是一个拉力试验。除另有规定外,按照试验条件F、G和H的键合拉力试验规定的样本大小用于确定被试验的芯片的数量,而不是键合数。对于混合或者多芯片器件(无论哪种条件)而言,应至少采用四个芯片,或者如果二个完整的器件上不足四个芯片,那么应采用全部芯片。在芯片下面、芯片上面或芯片周围,若存在任何导致增加表面键合强度的粘附剂、密封剂或其他材料,应在使用这些材料前进行键合强度试验。

当倒装片或梁式引线芯片是与基板键合而不是在成品器件中的键合时,则应采用下述条件∶

a) 从与成品器件中采用的芯片属于同一批的芯片中,随机抽取本试验用的芯片样本;

b) 在键合成品器件的同一期间内,使用与键合成品器件时相同的键合设备键合用于本试验的芯片

c) 在处理成品器件基板的同一期间内,对试验芯片基板进行与成品器件基板相同的加工、金属化和有关处理。

1672897851449ok3m9ujczk

四、试验条件

1、试验条件A--键合拉脱

本试验通常用于器件封装的外部键合。在固定引线或外引线以及器件的外壳时,应在引线或外引线以及布线板或基板之间,以某一角度施加拉力。除另有规定外,该角度为90°。当出现失效时,应记录引起失效的力的大小和失效类别。

2、试验条件C-引线拉力(单个键合点)

本试验通常应用于微电子器件的芯片或基板以及引线框架上的内部键合。连接芯片或基板的引线应被切断,以使两端都能进行拉力试验。在引线较短的情况下,有必要靠近某一端切断导线,以便在另一端可以进行拉力试验。把导线固定于适当的装置,然后对引线或夹紧引线的装置施加拉力,其作用力大致垂直于芯片表面或基板。当出现失效时,记录引起失效的力的大小和失效类别。

3、试验条件D-引线拉力(双键合点)

此试验的步骤与试验条件C相同,只是现在是在引线(该引线与芯片、基板或底座或两个端点相连)下方插入一个钩子夹紧器件,大约在引线中央施加拉力。该力方向与芯片或基板表面垂直,或与两键合垫肩的直线大致垂直。当出现失效时,记录引起失效的力的大小和失效类别。表1给出最小键合强度。图1用于确定表1中未说明的引线直径的最小键合强度。对引线直径或者等效横截面大于127μm,在引线下不适于使用钩子的地方,可用一个适当的夹子取代钩子。

4、试验条件F一键合剪切力(倒装焊)

本试验通常用于半导体芯片与基板之间以面键合结构进行连接的内部键合,它也可用来试验基板和安装芯片的中间载体或子基板之间的键合。用适当的工具或劈刀正好在位于主基板之上的位置与芯片(或载体)接触,在垂直于芯片或载体的一个边界并平行于主基板的方向上施加外力,由剪切力引起键合失效。当出现失效时,记录失效时力的大小和失效类别。

5、试验条件G-推开试验(梁式引线)

本试验通常用来进行工艺控制,并采用键合到一特别准备的基板上的半导体芯片样品进行试验,因此不能用于产品或检验批的随机抽样试验。试验时应采用带有小孔的金属化基板,这个接近中心位置的小孔应足够大,从而为推压工具提供间隙,但是又不能大到影响键合区。推压工具应足够大,以使在试验期间的器件断裂减到最小,但又不能大到与固定键合区的梁式引线相碰。应按下述方式进行推开试验∶牢固固定基板并穿过小孔插入推压工具,以小于0.25mm/min的速率实现推压工具与硅器件的接触(这样不会产生明显冲击),并以恒定速率对键合器件下侧加力。当失效出现时,记录失效时力的大小和失效类别。

6、试验条件H-拉开试验(梁式引线)

本试验通常应用在以抽样方式测试陶瓷或其他合适的基板上键合的梁式引线。经过校准的拉开设备包括一个拉开杆(例如镍铬或可伐合金线的环),通过粘胶材料(例如热敏聚乙烯醋酸盐树酯胶)与梁式引线芯片的背部(顶侧)牢固连接。把基板牢固地装在拉开夹具中,而拉开杆和粘胶材料保持牢固的机械连接,在垂直方向的5°内施加应力,其值应不小于计算的应力大小(见第六条)或者直到把芯片拉倒离开基板2.54mm为止。当失效出现时,记录失效时力的大小、计算力的极限值和失效类别。

五、推拉力测试机试验设备:

2

科准测控多功能推拉力机是用于为微电子引线键合后引线焊接强度测试、焊点与基板表面粘接力测试及其失效分析领域的专用动态测试仪器,常见的测试有晶片推力、金球推力、金线拉力等,采用高速力值采集系统。根据测试需要更换相对应的测试模组,系统自动识别模组量程。可以灵活得应用到不同产品的测试,每个工位独立设置安全高度位及安全限速,防止误操作对测试针头造成损坏。且具有测试动作迅速、准确、适用面广的特点。适用于半导体IC封装测试LED 封装测试、光电子器件封装测试、PCBA电子组装测试、汽车电子、航空航天、军工等等。亦可用于各种电子分析及研究单位失效分析领域以及各类院校教学和研究。

1672897853137m9c7msmhsc

1672897853824bi1ojrdls3

1672897854313x8yqi7ayhl1672897854669wzchrznnpb

六、失效判据

试验中,若外加应力小于表1中指定的试验条件、组成和结构所要求的最小键合强度时出现键合的分离,则为失效。

6.1、失效类别

当有规定时,应记录造成分离所需要的应力,以及分离或失效类别。失效分类如下∶

a)对于内引线键合∶

1) 在颈缩点处(即由于键合工艺而使内引线截面减小的位置)引线断开;

2) 在非颈缩点上引线断开;

3) 芯片上的键合(在引线和金属化层之间的界面)失效;

4) 在基板、封装外引线键台区或非芯片位置上的键合(引线和金属化层之间的界面)失效;

5) 金属化层从芯片上浮起;

6) 金属化层从基板或封装外引线键合区上浮起;7) 芯片破裂8) 基板破裂。

b)对于连接器件与电路板或基板的外部键合∶

1) 在变形处(受键合影响的部位)的外引线或引出端断开;

2) 在未受键合工艺影响的外引线或引出端断开;

3) 键合界面(在进行键合的外引线或引出端和布线板或基板导体间的低温焊或熔焊交界面)

失效

  1. 金属化导体从布线板或基板上浮起;
  2. 布线板或基板内部断裂。

c) 对于倒装片结构∶

1) 键合材料或基板键合区(适用时)的失效;

2) 芯片(或载体)或基板的破裂(紧靠在键合处下面的芯片或基板失掉一部分);3) 金属化层浮起(金属化层或基板键合区与芯片、载体或基板分离)。

d) 对于梁式引线器件∶

1) 硅片破碎

2) 梁在硅片上浮起;

3) 键合处梁断裂;

4) 硅片边缘处梁断裂;

5) 梁在键合处和硅片边线之间断裂;

6) 键合点浮起

7) 金属化层从芯片上浮起(金属化层分离),键合区的分离;

8) 金属化层浮起

注∶射频微波混合电路要求键合引线平直,这可能引起不正确的引线拉力数据。可运用下述公式确定合适的

引线拉力值∶

1672897855046kwhyepqrfi

此外对射频/微波混合电路中含有不能采用拉力钩的引线,必须复制测试试样,使拉力钩可以接入,达到拉力试验的目的。为此,应该在键合混合电路产品的同时,采用同样设备、操作者和步骤键合作为试样的引线。对试验样引线进行拉力测试,以取代混合电路上的调谐引线或难以接近的引线的测试。试样的失效被认为是产品的失效,并应按照适用规范考虑采取合适的处理措施(见图3)。

七、说明

有关的订购文件应规定以下内容∶

a) 试验条件类别的字母代号;

b) 如果不按条六规定,应规定最小键合强度或规定所需强度分布的细节(需要时);

c) 采用的样本数、接收数或对每一个器件规定拉力试验的数目和选取方法。如果被试器件不是

4个,还应规定器件数目

d) 对于试验条件A,如果施加于键合上使其脱落的应力角度不是90°,应规定其角度和键合强度

极限值(见第六条);

e) 需要时,给出分离力和失效类别报告的要求(见6.1)。

以上就是编给大家带来的半导体集成电路键合强度的测试介绍,以上包含测试原理、程序、试验条件、说明等,希望能给大家带来帮助!科准专注于推拉力测试机研发、生产、销售。广泛用于与LED封装测试、IC半导体封装测试、TO封装测试、IGBT功率模块封装测试、光电子元器件封装测试、大尺寸PCB测试、MINI面板测试、大尺寸样品测试、汽车领域、航天航空领域、军工产品测试、研究机构的测试及各类院校的测试研究等应用。如果您有遇到任何有关推拉力机、半导体集成电路等问题,欢迎给我们私信或留言,科准的技术团队也会为您免费解答!

审核编辑 黄昊宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53550

    浏览量

    459272
  • 半导体
    +关注

    关注

    336

    文章

    29999

    浏览量

    258453
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    半导体“金(Au)丝引线键合失效机理分析、预防及改善的详解;

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 半导体集成电路引线键合集成电路封装中一个非常重要的环节,引线
    的头像 发表于 11-14 21:52 659次阅读
    <b class='flag-5'>半导体</b>“金(Au)丝引线<b class='flag-5'>键合</b>”<b class='flag-5'>失效</b>机理分析、预防及改善的详解;

    超低频交流耐压试验是什么?

    频高压,模拟设备运行中的电场应力,判断绝缘是否存在缺陷、能否承受额定电压。 频率核心特点:远低于工频(50/60Hz),解决容性试品(如电缆、电容器)在工频下容抗小、所需试验设备容量过大的问题。 试验判据
    发表于 11-14 14:11

    半导体“楔形(Wedge Bonding)”工艺技术的详解;

    【博主简介】本人“ 爱在七夕时 ”,系一名半导体行业质量管理从业者,旨在业余时间不定期的分享半导体行业中的:产品质量、失效分析、可靠性分析和产品基础应用等相关知识。常言:真知不问出处,所分享的内容
    的头像 发表于 11-10 13:38 1253次阅读
    <b class='flag-5'>半导体</b>“楔形<b class='flag-5'>键</b><b class='flag-5'>合</b>(Wedge Bonding)”工艺技术的详解;

    基于焊接强度测试机的IC铝带强度全流程检测方案

    在现代微电子封装领域,集成电路(IC)的可靠性与稳定性是决定产品品质的关键。其中,点的机械强度直接影响到芯片在后续加工、运输及使用过程中的性能表现。IC铝带作为一种重要的内引线材料
    的头像 发表于 11-09 17:41 1091次阅读
    基于焊接<b class='flag-5'>强度</b>测试机的IC铝带<b class='flag-5'>键</b><b class='flag-5'>合</b><b class='flag-5'>强度</b>全流程检测方案

    电子元器件失效分析之金铝

    电子元器件封装中的引线键合工艺,是实现芯片与外部世界连接的关键技术。其中,金铝因其应用广泛、工艺简单和成本低廉等优势,成为集成电路产品中常见的
    的头像 发表于 10-24 12:20 306次阅读
    电子元器件<b class='flag-5'>失效</b>分析之金铝<b class='flag-5'>键</b><b class='flag-5'>合</b>

    探秘失效:推拉力测试机在半导体失效分析中的核心应用

    在高度集成化和微型化的现代电子工业中,半导体器件的可靠性是决定产品品质与寿命的关键。其中,芯片与外部电路之间的引线键合点,犹如人体的“神经末梢”,其连接的牢固程度直接关系到整个
    的头像 发表于 10-21 17:52 522次阅读
    探秘<b class='flag-5'>键</b><b class='flag-5'>合</b>点<b class='flag-5'>失效</b>:推拉力测试机在<b class='flag-5'>半导体</b><b class='flag-5'>失效</b>分析中的核心应用

    IGBT 芯片平整度差,引发线与芯片连接部位应力集中,失效

    一、引言 在 IGBT 模块的可靠性研究中,线失效是导致器件性能退化的重要因素。研究发现,芯片表面平整度与线连接可靠性存在紧密关联。
    的头像 发表于 09-02 10:37 1702次阅读
    IGBT 芯片平整度差,引发<b class='flag-5'>键</b><b class='flag-5'>合</b>线与芯片连接部位应力集中,<b class='flag-5'>键</b><b class='flag-5'>合</b><b class='flag-5'>失效</b>

    现代集成电路半导体器件

    目录 第1章 半导体中的电子和空穴第2章 电子和空穴的运动与复合 第3章 器件制造技术 第4章 PN结和金属半导体结 第5章 MOS电容 第6章 MOSFET晶体管 第7章 IC中的MOSFET
    发表于 07-12 16:18

    银线二焊点剥离失效原因:镀银层结合力差VS银线工艺待优化!

    ,请分析死灯真实原因。检测结论灯珠死灯失效死灯现象为支架镀银层脱落导致是由二焊引线键合工艺造成。焊点剥离的过程相当于一次“百格试验”,如果切口边缘有剥落的镀银层,证
    的头像 发表于 06-25 15:43 645次阅读
    银线二焊<b class='flag-5'>键</b><b class='flag-5'>合</b>点剥离<b class='flag-5'>失效</b>原因:镀银层结合力差VS银线<b class='flag-5'>键</b><b class='flag-5'>合</b>工艺待优化!

    线剪切试验——确保汽车电子产品的可靠连接

    汽车电子产品的可靠性和稳定性对于现代汽车至关重要,因为它们直接影响到汽车的性能和安全。AEC-Q102标准下的线剪切试验是评估这些电子产品中关键连接点强度的重要手段。汽车电子的可靠
    的头像 发表于 06-03 15:11 516次阅读
    <b class='flag-5'>键</b><b class='flag-5'>合</b>线剪切<b class='flag-5'>试验</b>——确保汽车电子产品的可靠连接

    引线键合里常见的金铝问题

    金铝效应是集成电路封装中常见的失效问题,严重影响器件的可靠性。本文系统解析其成因、表现与演化机制,并结合实验与仿真提出多种应对措施,为提升可靠性提供参考。
    的头像 发表于 04-10 14:30 2089次阅读
    引线<b class='flag-5'>键合</b>里常见的金铝<b class='flag-5'>键</b><b class='flag-5'>合</b>问题

    详解半导体集成电路失效机理

    半导体集成电路失效机理中除了与封装有关的失效机理以外,还有与应用有关的失效机理。
    的头像 发表于 03-25 15:41 1568次阅读
    详解<b class='flag-5'>半导体</b><b class='flag-5'>集成电路</b>的<b class='flag-5'>失效</b>机理

    粗铝线强度测试:如何选择合适的推拉力测试机?

    近期,越来越多的半导体行业客户向小编咨询,关于粗铝线强度测试的设备选择问题。在电子封装领域,粗铝线
    的头像 发表于 03-21 11:10 732次阅读
    粗铝线<b class='flag-5'>键</b><b class='flag-5'>合</b><b class='flag-5'>强度</b>测试:如何选择合适的推拉力测试机?

    低气压试验箱:揭秘集成电路在高原与航空环境下的失效机制

    广东贝尔低气压试验箱凭借多物理场耦合控制、防爆安全设计 等核心技术,已助力多家企业攻克高海拔与太空环境下的芯片失效难题,累计完成超10万小时严苛测试。无论是消费电子还是深空探测领域,我们致力于提供 从材料筛选到系统集成的全流程低
    的头像 发表于 03-08 14:21 559次阅读
    低气压<b class='flag-5'>试验</b>箱:揭秘<b class='flag-5'>集成电路</b>在高原与航空环境下的<b class='flag-5'>失效</b>机制

    带你一文了解什么是引线键合(WireBonding)技术?

    微电子封装中的引线键合技术引线键合技术在微电子封装领域扮演着至关重要的角色,它通过金属线将半导体芯片与外部电路相连,实现电气互连和信息传递。在理想
    的头像 发表于 12-24 11:32 2668次阅读
    带你一文了解什么是引线<b class='flag-5'>键合</b>(WireBonding)技术?