前段集成工艺（FEOL）-4
补偿侧墙 （Offset Spacer）和n/p 轻摻杂漏极 (n/ pLDD)工艺
补偿侧墙和 n/p 轻摻杂漏极工艺示意图如图所示。
首先沉积一薄层氮化硅或氮氧化硅（通常约2nm），然后进行回刻蚀（etch-Back)，在栅的侧壁上形成一个薄层侧墙(Spacer)。在补偿侧墙刻蚀后，剩下的氧化层厚度约为 2nm。 在硅表面保留的这一层氧化层，在后续每步工艺中将发挥重要的保护作用。补偿侧墙用于隔开和补偿由于 LDD 离子注入（为了减弱短沟道效应）引起的横向扩散，对于 45nm/28nm 或更先进的节点，这一步是必要的。 然后分别对n-MOS和 p-MOS 进行轻掺杂漏极（LDD）离子注入。完成离子注入后，用尖峰退火(Spike Anneal)技术去除缺陷并激活 LDD 注入的杂质。nLDD 和pLDD离子注入的顺序、能量、剂量，以及尖峰退火或 RTA 的温度，对晶体管的性能都有重要的影响。
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
LDD
+关注
关注
0文章
13浏览量
12960 -
氧化层
+关注
关注
0文章
4浏览量
5774
原文标题：前段集成工艺（FEOL）-4
文章出处：【微信号：Semi Connect，微信公众号：Semi Connect】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
集成电路制造中薄膜刻蚀的概念和工艺流程
薄膜刻蚀与薄膜淀积是集成电路制造中功能相反的核心工艺：若将薄膜淀积视为 “加法工艺”（通过材料堆积形成薄膜），则薄膜刻蚀可称为 “减法工艺”（通过材料去除实现图形化）。通过这一 “减”
半导体外延工艺在哪个阶段进行的
半导体外延工艺主要在集成电路制造的前端工艺（FEOL）阶段进行。以下是具体说明：所属环节定位：作为核心步骤之一，外延属于前端制造流程中的关键环节，其目的是在单晶衬底上有序沉积单晶材料以
半导体分层工艺的简单介绍
在指甲盖大小的硅片上建造包含数百亿晶体管的“纳米城市”，需要极其精密的工程规划。分层制造工艺如同建造摩天大楼：先打地基（晶体管层），再逐层搭建电路网络（金属互连），最后封顶防护（封装层）。这种将芯片分为FEOL（前道工序） 与 BEOL（后道工序） 的智慧，正是半导体工业
CMOS超大规模集成电路制造工艺流程的基础知识
本节将介绍 CMOS 超大规模集成电路制造工艺流程的基础知识，重点将放在工艺流程的概要和不同工艺步骤对器件及电路性能的影响上。
概伦电子集成电路工艺与设计验证评估平台ME-Pro介绍
ME-Pro是概伦电子自主研发的用于联动集成电路工艺与设计的创新性验证评估平台，为集成电路设计、CAD、工艺开发、SPICE模型和PDK专业从业人员提供了一个共用平台。
CMOS集成电路的基本制造工艺
本文主要介绍CMOS集成电路基本制造工艺，特别聚焦于0.18μm工艺节点及其前后的变化，分述如下：前段工序（FrontEnd）；0.18μmCMOS
集成电路制造工艺中的伪栅去除技术介绍
本文介绍了集成电路制造工艺中的伪栅去除技术，分别讨论了高介电常数栅极工艺、先栅极工艺和后栅极工艺对比，并详解了伪栅去除
集成电路工艺中的金属介绍
本文介绍了集成电路工艺中的金属。 集成电路工艺中的金属 概述 在芯片制造领域，金属化这一关键环节指的是在芯片表面覆盖一层金属。除了部分起到辅助作用的阻挡层和种子层金属之外，在
集成电路新突破：HKMG工艺引领性能革命
Gate，简称HKMG）工艺。HKMG工艺作为现代集成电路制造中的关键技术之一，对提升芯片性能、降低功耗具有重要意义。本文将详细介绍HKMG工艺的基本原理、分类
工商网监
评论