0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA+RISC-V ,如何实现1+1>2?

Felix分析 来源:厂商供稿 作者:吴子鹏 2022-08-02 08:01 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/吴子鹏)内核出货量完成100亿颗目标之后,RISC-V当前的声势更加空前,崛起的势头已经不可阻挡。与此同时,基于RISC-V内核实现的芯片,以及通过创新设计实现RISC-V+传统芯片的案例越来越多,比如基于RISC-V实现高可靠性CPU,或者通过FPGA+RISC-V 实现一种创新设计。

我们都知道,安路科技发布的FPSoC新品便是上述举例中的后者。5月27日,国内领先的FPGA芯片供应商安路科技在官方微信中表示,精心打造的SF1系列FPSoC器件现已全面推出,集成逻辑单元、存储单元、视频处理单元、RISC-V CPU硬核等资源,助力实现视频图像接口转换和工业控制交互。

在这篇新品推文中,亮点除了安路科技成功推出FPSoC之外,RISC-V CPU的出现也极为引人关注。安路科技为什么要推出FPSoC?为什么会选择RISC-V ?它起到了怎样的作用?带着这些问题,电子发烧友网记者采访了安路科技SoC系统架构师杨益。

赛灵思AMD公司收购之后,全球FPGA市场两大“头牌”相继归入领先的CPU公司麾下。杨益表示,“这代表了异构计算是未来的发展趋势,也是FPGA行业未来重要发展方向。同时,FPGA作为一种重要的异构计算单元,在很早之前,被收购的赛灵思公司就推出了像Zynq这样的FPGA+CPU的架构,安路科技自然也会关注到这样的发展趋势。”

根据安路科技后续披露的投资者关系活动记录,SF1系列FPSoC器件已经实现量产,并且正在研发一款高效率FPSoC器件。

FPSoC的英文全称是Field Programmable System On Chip,中文释义为现场可编程系统级芯片,其核心组成便是CPU+FPGA,具备两种类型芯片的相应功能。而安路科技在SF1系列FPSoC器件上选择的是RISC-V CPU和FPGA搭配。

“安路科技关注RISC-V有很长的时间了。首先,作为一种自主可控的处理器架构,RISC-V近年来得到了国内上下游厂商广泛的关注和支持,其整个生态成熟度已经可以满足很多领域的需求;其次,RISC-V开放特性非常适合FPGA 嵌入式CPU软核应用,解决了之前FPGA公司主推封闭架构CPU软核跨平台移植困难的问题,帮助客户保护其设计资产。” 杨益在解释安路科技为什么选择RISC-V 架构时讲到。

在FPGA上搭配嵌入式处理器软核,这一概念最早出现在Altera公司(已经被英特尔收购)提出来的SOPC技术中,其突出的优点是灵活性更高,对于CPU性能和外设功能,用户可以按照自己的需求进行设定。杨益指出,“安路科技RISC-V 架构软核推出后已经得到了很多客户成功应用。新推出集成CPU硬核产品也选择RISC-V 体系,可以和RISC-V软核共享开发生态,让客户应用更加灵活方便。”

确实,对于SF1系列FPSoC器件,以及其他类型的SoC FPGA产品而言,是将CPU硬核和FPGA以异构集成的方式放置在一起,是纯硬件实现的,不会消耗FPGA的逻辑资源,在系统性能方面能够有更大的发挥空间。

对于RISC-V CPU+FPGA这种搭配如何取得1+1>2的效果,杨益在采访过程中提到了三点:

RISC-V的指令集优势


RISC-V是个精简指令集处理器,功耗比较低,SF1的低功耗性能使得它在功耗敏感领域得到较多应用。

RISC-V CPU的丰富资源


RISC-V CPU硬核支持RV32IMAC指令集,支持指令数据Cache,同时也集成了SPI、UARTI2C等数据接口,内置大容量PSRAM可以很大扩展应用领域;支持FreeRTOSRTthreadUCOSII等操作系统;SF1系列FPSoC在片上集成Flash和PSRAM模块,同时提供RISC-V的Local Memory或Cache可配置方案,提供了的灵活的软件运行方案。

FPGA对RISC-V的补充

FPGA的硬件可编程特性,可以作为可定制加速单元、高性能接口、实时处理模块等多种应用模式,通过内部总线连接,作为RISC-V的补充形成完整单芯片方案。

除此之外,杨益强调,SF1系列还集成DSI(x2)和DSC硬核,提供了强大的图像和视频接口能力。在此基础上,客户可以利用FPGA逻辑资源进行个性化拓展,非常适同于人机交互、图像视频接口等领域。

当然,作为一种处于高速发展过程中的后发架构,开发者往往会担忧RISC-V的软件生态问题,映射到产品上就是产品的易用性问题。杨益对此回应称。“我们看到在MCU/MPU领域,RISC-V的生态发展很快,国内已经有多家厂商对RISC-V 产品都提供了完善的开发生态,其中很多都开源或者基于开源项目。安路科技通过自研和第三方合作,推出了功能完善的基于RISC-V的SDK及IDE环境,我们同时提供了重点行业应用的参考方案。”

在完成核心出货100亿颗目标之后,RISC-V International首席执行官 Calista Redmond 表示,RISC-V CPU核心数有望在2025年达到800亿颗。短短四年时间,从100亿到800亿,这是一种爆炸式的增长。无疑,安路科技也已经参与到这一发展洪流之中。“安路科技对RISC-V有长期的关注,并一直看好RISC-V在中国市场的发展前景。目前,安路科技已经成为RISC-V组织的战略会员,在后续产品规划会继续发力RISC-V优势市场并积极参与国内RISC-V生态的发展建设。” 杨益说到。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1655

    文章

    22283

    浏览量

    630267
  • RISC-V
    +关注

    关注

    48

    文章

    2792

    浏览量

    51902
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    不止是变身,鸿蒙二合一1+1&;amp;gt;2的秘密

    鸿蒙二合一,才是真的二合一
    的头像 发表于 11-26 15:05 3764次阅读
    不止是变身,鸿蒙二合一<b class='flag-5'>1+1&</b>;<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;<b class='flag-5'>2</b>的秘密

    如何自己设计一个基于RISC-V的SoC架构,最后可以在FPGA上跑起来?

    如何自己设计一个基于RISC-V的SoC架构,最后可以在FPGA上跑起来
    发表于 11-11 08:03

    怎么通过UART1对指纹识别模块的控制

    今天主要介绍一下我们团队怎么通过UART1对指纹识别模块的控制。由于E203 的UART通信资源有限(UART0、UART1、UART2),在mcu200t FPGA开发板上,uart
    发表于 10-30 06:12

    【CIE全国RISC-V创新应用大赛】+基于MUSE Pi Pro的3d激光里程计实现

    ::placeholders::_1)); cloud_sub_ = this-&amp;gt;create_subscriptionsensor_msgs::msg::PointCloud2
    发表于 10-24 17:02

    RISC-V B扩展介绍及实现

    B扩展简介 RISCV B扩展指的是RISCV用于位运算加速的一个扩展指令集,目的是使用一条指令实现原本需要2-3条指令才能实现的位操作指令。具体包含内容如下: B扩展就是RISC-V
    发表于 10-21 13:01

    高度集成,基于RISC-V AI CPU芯片K1的PsP封装CoM产品发布

    DDR接口信号,重排布信号电源ball。通过进一步优化硬件解决方案,可以协助解决客户设计DDR模板的困难,缩短客户产品开发周期,助力RISC-V生态建设。B1产品
    的头像 发表于 06-06 16:55 846次阅读
    高度集成,基于<b class='flag-5'>RISC-V</b> AI CPU芯片K<b class='flag-5'>1</b>的PsP封装CoM产品发布

    FPGARISC-V浅谈

    全球半导体产业竞争格局正在经历深刻变革,物联网、边缘计算等新兴技术的蓬勃发展,让RISC-V凭借其开源、精简以及模块化的灵活优势,日益成为业界焦点,也为全球半导体产业注入新的活力与挑战
    发表于 04-11 13:53 547次阅读
    <b class='flag-5'>FPGA</b>与<b class='flag-5'>RISC-V</b>浅谈

    k32l2b31写入LPUART1-&;gt;STAT |= (1&;lt;&amp;lt;25)会导致semihost_hardfault是为什么?

    我想在 k32l2b31 上激活 LIN Break 检测 必须在状态寄存器中设置位 LKDE i try LPUART1-&;gt;STAT |= (1&;lt;&
    发表于 04-08 06:36

    国产开发板—米尔全志T113-i如何实现ARM+RISC-V+DSP协同计算?

    操作系统 支持少量数据核间通讯(RPMsg)和大量核间数据(RPBuf) OpenAMP系统原理 T113-i=2×ARM A7 + 1×C906(RISC-V) + 1×DS
    发表于 03-21 16:50

    芯来科技携手芯芒科技发布RISC-V CPU系统仿真平台

    专业RISC-V处理器IP及解决方案公司芯来科技与杭州芯芒科技深入合作,共同研发推出芯来全系列RISC-V CPU系统仿真平台。帮助下游SoC和产品开发团队基于该仿真平台快速构建从芯片核心架构、整
    的头像 发表于 03-19 14:36 1368次阅读

    OrangePi RV2发布: 8核RISC-V AI CPU,“OpenHarmony5.0 X DeepSeek&amp;amp;quot;引领智能未来

    继刚刚发布OrangePiRV之后,香橙派又为大家带来了一款RISC-V开发板OrangePiRV2。OrangePiRV2是香橙派在RISC-V布局的一个标志性产品,采用KyX18核
    的头像 发表于 03-10 13:35 1314次阅读
    OrangePi RV<b class='flag-5'>2</b>发布: 8核<b class='flag-5'>RISC-V</b> AI CPU,“OpenHarmony5.0 X DeepSeek&<b class='flag-5'>amp</b>;<b class='flag-5'>amp</b>;quot;引领智能未来

    进迭时空 K1 系列 8 核 64 位 RISC - V AI CPU 芯片介绍

    核共享 1MB L2 Cache。RISC - V 融合 AI 技术 :采用 RISC - V
    发表于 01-06 17:37

    为什么当fH2&;gt;=10f\'H1时,A和F的相角和为-135度?

    第六版《模拟电子技术基础》P238 为什么当fH2&;gt;=10f\'H1时,A和F的相角和为-135度?
    发表于 12-16 23:53

    RISC-V架构及MRS开发环境回顾

    一、RISC-V架构介绍 1. RISC 架构的起源 1981年,在David Patterson(大卫·帕特森)的带领下,美国加州大学伯克利分校的一个研究团队起 草了RISC-I,是
    发表于 12-16 23:08

    RISC-V 与 ARM 架构的区别 RISC-V与机器学习的关系

    在现代计算机架构中,RISC-V和ARM是两种流行的处理器架构。它们各自具有独特的特点和优势,适用于不同的应用场景。 1. RISC-V架构 RISC-V(读作“risk-five”)
    的头像 发表于 12-11 17:50 4346次阅读