0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA+RISC-V ,如何实现1+1>2?

Felix分析 来源:厂商供稿 作者:吴子鹏 2022-08-02 08:01 次阅读
电子发烧友网报道(文/吴子鹏)内核出货量完成100亿颗目标之后,RISC-V当前的声势更加空前,崛起的势头已经不可阻挡。与此同时,基于RISC-V内核实现的芯片,以及通过创新设计实现RISC-V+传统芯片的案例越来越多,比如基于RISC-V实现高可靠性CPU,或者通过FPGA+RISC-V 实现一种创新设计。

我们都知道,安路科技发布的FPSoC新品便是上述举例中的后者。5月27日,国内领先的FPGA芯片供应商安路科技在官方微信中表示,精心打造的SF1系列FPSoC器件现已全面推出,集成逻辑单元、存储单元、视频处理单元、RISC-V CPU硬核等资源,助力实现视频图像接口转换和工业控制交互。

在这篇新品推文中,亮点除了安路科技成功推出FPSoC之外,RISC-V CPU的出现也极为引人关注。安路科技为什么要推出FPSoC?为什么会选择RISC-V ?它起到了怎样的作用?带着这些问题,电子发烧友网记者采访了安路科技SoC系统架构师杨益。

赛灵思AMD公司收购之后,全球FPGA市场两大“头牌”相继归入领先的CPU公司麾下。杨益表示,“这代表了异构计算是未来的发展趋势,也是FPGA行业未来重要发展方向。同时,FPGA作为一种重要的异构计算单元,在很早之前,被收购的赛灵思公司就推出了像Zynq这样的FPGA+CPU的架构,安路科技自然也会关注到这样的发展趋势。”

根据安路科技后续披露的投资者关系活动记录,SF1系列FPSoC器件已经实现量产,并且正在研发一款高效率FPSoC器件。

FPSoC的英文全称是Field Programmable System On Chip,中文释义为现场可编程系统级芯片,其核心组成便是CPU+FPGA,具备两种类型芯片的相应功能。而安路科技在SF1系列FPSoC器件上选择的是RISC-V CPU和FPGA搭配。

“安路科技关注RISC-V有很长的时间了。首先,作为一种自主可控的处理器架构,RISC-V近年来得到了国内上下游厂商广泛的关注和支持,其整个生态成熟度已经可以满足很多领域的需求;其次,RISC-V开放特性非常适合FPGA 嵌入式CPU软核应用,解决了之前FPGA公司主推封闭架构CPU软核跨平台移植困难的问题,帮助客户保护其设计资产。” 杨益在解释安路科技为什么选择RISC-V 架构时讲到。

在FPGA上搭配嵌入式处理器软核,这一概念最早出现在Altera公司(已经被英特尔收购)提出来的SOPC技术中,其突出的优点是灵活性更高,对于CPU性能和外设功能,用户可以按照自己的需求进行设定。杨益指出,“安路科技RISC-V 架构软核推出后已经得到了很多客户成功应用。新推出集成CPU硬核产品也选择RISC-V 体系,可以和RISC-V软核共享开发生态,让客户应用更加灵活方便。”

确实,对于SF1系列FPSoC器件,以及其他类型的SoC FPGA产品而言,是将CPU硬核和FPGA以异构集成的方式放置在一起,是纯硬件实现的,不会消耗FPGA的逻辑资源,在系统性能方面能够有更大的发挥空间。

对于RISC-V CPU+FPGA这种搭配如何取得1+1>2的效果,杨益在采访过程中提到了三点:

RISC-V的指令集优势


RISC-V是个精简指令集处理器,功耗比较低,SF1的低功耗性能使得它在功耗敏感领域得到较多应用。

RISC-V CPU的丰富资源


RISC-V CPU硬核支持RV32IMAC指令集,支持指令数据Cache,同时也集成了SPI、UARTI2C等数据接口,内置大容量PSRAM可以很大扩展应用领域;支持FreeRTOSRTthreadUCOSII等操作系统;SF1系列FPSoC在片上集成Flash和PSRAM模块,同时提供RISC-V的Local Memory或Cache可配置方案,提供了的灵活的软件运行方案。

FPGA对RISC-V的补充

FPGA的硬件可编程特性,可以作为可定制加速单元、高性能接口、实时处理模块等多种应用模式,通过内部总线连接,作为RISC-V的补充形成完整单芯片方案。

除此之外,杨益强调,SF1系列还集成DSI(x2)和DSC硬核,提供了强大的图像和视频接口能力。在此基础上,客户可以利用FPGA逻辑资源进行个性化拓展,非常适同于人机交互、图像视频接口等领域。

当然,作为一种处于高速发展过程中的后发架构,开发者往往会担忧RISC-V的软件生态问题,映射到产品上就是产品的易用性问题。杨益对此回应称。“我们看到在MCU/MPU领域,RISC-V的生态发展很快,国内已经有多家厂商对RISC-V 产品都提供了完善的开发生态,其中很多都开源或者基于开源项目。安路科技通过自研和第三方合作,推出了功能完善的基于RISC-V的SDK及IDE环境,我们同时提供了重点行业应用的参考方案。”

在完成核心出货100亿颗目标之后,RISC-V International首席执行官 Calista Redmond 表示,RISC-V CPU核心数有望在2025年达到800亿颗。短短四年时间,从100亿到800亿,这是一种爆炸式的增长。无疑,安路科技也已经参与到这一发展洪流之中。“安路科技对RISC-V有长期的关注,并一直看好RISC-V在中国市场的发展前景。目前,安路科技已经成为RISC-V组织的战略会员,在后续产品规划会继续发力RISC-V优势市场并积极参与国内RISC-V生态的发展建设。” 杨益说到。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1602

    文章

    21308

    浏览量

    593119
  • RISC-V
    +关注

    关注

    41

    文章

    1899

    浏览量

    45044
收藏 人收藏

    评论

    相关推荐

    品读《基于FPGARISC-V的嵌入式系统设计》

    曾经何时,偶然间获得了这本书,这本是来自清华大学出版社的,作者顾长怡。此书比较详细介绍了RISC-V指令集和其背后的设计思想,并且涉及到一种称为FARM的软硬件开发模式,将FPGARISC-V
    发表于 03-29 00:06

    怎么将pMCI[M1]->pSTM->bState 的 IDLE_START传递给STM[M1]->bState的?

    ] );// STM[M1]->bState switch ( StateM1 ) { case IDLE_START: 看了很多遍都没发现是怎么将 pMCI[M
    发表于 03-27 07:56

    RISC-V 基础学习:RISC-V 基础介绍

    学习情况做相应介绍。 参考文档: riscv-privileged-20190608.pdf riscv-spec-20191213.pdf RISC-V-Reader-Chinese-v2p1.pdf
    发表于 03-12 10:25

    SF1 RISC-V Core 驱动OLED屏幕

    1章 SF1 RISC-V Core 驱动OLED屏幕本次测评采用安路的SF1 RISC-V内核
    发表于 12-10 10:26

    安路FPGA SF1 RISC-V 串口通讯

    1章 使用SF1的硬核1.1 使用IP Generator生成RISC-V硬核和PLL核创建工程并选择器件为SF160CG121I。 点击Tools-&
    发表于 09-27 11:10

    【昉·星光 2 高性能RISC-V单板计算机体验】2更换Debian操作系统

    接上两篇:【昉·星光 2 高性能RISC-V单板计算机体验】1初识赛昉科技StarFive - RISC-V技术论坛 - 电子技术论坛- 广受欢迎的专业电子论坛! https
    发表于 08-31 00:03

    首批RISC-V笔记本电脑ROMA成功交付,全球首次实现RISC-V技术在笔记本电脑领域的商业落地!

    近日,由深度数智推出的第一批RISC-V笔记本电脑ROMA成功交付客户,全球首次实现RISC-V技术在笔记本电脑领域的商业落地! 本次交付的ROMA笔记本电脑搭载赛昉科技昉·惊鸿-7110 SoC
    发表于 08-21 13:41

    你使用shell脚本中的2>&1了吗?

    run_cmax > ./starrc_cmax.logs 2>&1中的 2>&1是啥意思?
    的头像 发表于 07-30 14:44 1059次阅读

    m451中while((PWM1-&;gt;CNT[2]) == 0);是什么意思?

    m451中,while((PWM1-&;gt;CNT[2]) == 0);是什么意思? 设置捕获?还是捕获完成?还是其它? /* Wait until PWM1 channe
    发表于 06-25 07:29

    RISC-V核、平台和芯片该如何选择?

    1)、芯片设计者可选择RISC-V 核 和SoC 平台 构建自己的芯片。比如,使用 PULPino 平台开发 SoC 芯片,内核使用 RI5CY和Zero-risky,国内企业和高校研究项目都有在
    发表于 06-21 20:34

    在 IAR Embedded Workbench中进行ARM+RISC-V多核调试

    多核也可以实现AMP,异构多核只能实现AMP: 在IAR Embedded Workbench for Arm和IAR Embedded Workbench for
    发表于 06-14 16:55

    RISC-V专题】昉·星光 2(VisionFive 2RISC-V单板计算机免费试用

    。优越的性能和合理的价格使VisionFive 2成为有史以来性价比最高的RISC-V开发板。了解更多>&
    发表于 05-16 11:26

    下周五|1+1&;gt;2?3DIC+Metis助力实现协同设计和仿真分析

    原文标题:下周五|1+1>2?3DIC+Metis助力实现协同设计和仿真分析 文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 05-11 20:17 316次阅读
    下周五|<b class='flag-5'>1+1&</b>;<b class='flag-5'>gt</b>;2?3DIC+Metis助力<b class='flag-5'>实现</b>协同设计和仿真分析

    1+1&;gt;2?3DIC+Metis助力实现协同设计和仿真分析

    原文标题:1+1&gt;2?3DIC+Metis助力实现协同设计和仿真分析 文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 05-11 20:16 303次阅读
    <b class='flag-5'>1+1&</b>;<b class='flag-5'>gt</b>;2?3DIC+Metis助力<b class='flag-5'>实现</b>协同设计和仿真分析

    K32L2A31A写入LPSPI0-&amp;gt;TDR的硬故障怎么解决?

    Vin2 as reference is VDD, datasheet is wrong here! CMP1-&;gt;DACCR = CMP_DACCR_DACEN_MASK
    发表于 04-28 06:58