台积电将计划于2025年量产2nm芯片

台积电在开发2纳米芯片的量产技术方面处于领先地位，最先进的节点92%来自中国台湾台积电。2019年，台积电便宣布启动2nm工艺的研发，使其成为第一家宣布开始研发2nm工艺的公司。

台积电的第一家2nm工厂位于台湾北部新竹县宝山附近的工厂。就在今年6月 5日台积电宣布将投资1兆元扩大2nm工艺芯片的产量。配合台积电2纳米建厂计划，中科台中园区扩建二期开发计划如火如荼展开。台积电供应链透露，台积电在中科除了规划2纳米厂，后续的1纳米厂也可能落脚此处。

关于2nm的技术进展，据外媒eetimes报道，台积电早前与少数几家媒体分享了其工艺路线图，正在评估CFET等工艺技术，以将其当作纳米片的“接班人”。按照他们所说，台积电将在2025年推出使用纳米片晶体管的2nm工艺。据台积电业务发展副总裁 Kevin Zhang介绍，CFET是一个选择，且目前还处于研发阶段，所以他也不能提供其任何时间表。Kevin Zhang同时指出，3 nm 将是一个长节点。在该节点上将有大量需求。而那些对计算能效有更高要求的客户可以率先转向2nm。

目前，台积电的2nm开发已经走上正轨，魏哲家表示，台积电2纳米技术去年已经进入技术开发阶段，着重于测试载具的设计与实作、光罩制作、以及硅试产。总的来说，台积电采用新工艺技术的速度越来越慢。传统上，台积电每两年使用一个全新节点开始生产。台积电的 N7于 2018 年 4 月开始爬坡，N5 于 2020 年 4 月进入 HVM，但 N3 仅在 2022 年下半年用于商业生产。对于N2，我们显然看到了更长的节奏，这也说明了工艺节点越来越难研发和攻克。

毫无疑问，从现在开始展望未来五年，半导体业务将会很艰难，因为随着摩尔定律的推进，缩小晶体管尺寸将变得越来越困难，并且预期的晶体管成本比例下降趋于平缓。

本文整合自：摩尔芯闻、半导体行业观察

责任编辑：符乾江