0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

JESD204C标准的新特性和问题解决方案

星星科技指导员 来源:嵌入式计算设计 作者:Del Jones 2022-06-30 11:02 次阅读

在JESD204C 入门系列的第 1 部分中,新版本的 JESD204 标准通过描述其解决的一些问题来证明其合理性。B 版和 C 版标准之间的差异通过描述新的术语和特性进行了总结,然后提供了对这些差异的逐层概述。既然第 1 部分奠定了合适的基础,让我们仔细看看 JESD204C 标准的一些更显着的新特性。

64b/66b 和 64b/80b 链路层

对于 64b/66b 链路层,66 位数据块是两个同步头位,后跟八个八位字节的样本数据,部分基于 IEEE 802.3 第 49 条中定义的块格式。与 IEEE 标准不同,有无编码——有效载荷数据只是由传输层打包成数据帧的转换器样本数据。由于没有编码来确保发生一定数量的数据转换以提供直流平衡,因此必须对样本数据进行加扰。这些加扰的成帧数据八位字节直接放入链路层,并附有两个同步头位。

64b/66b 块格式如图 1 所示。该示例显示了一个数据通道由帧组成的情况,每帧包含一个来自一个转换器的样本。块映射规则与 JESD204B 标准中的帧映射规则非常相似。将八位字节映射到 64 位块是按顺序完成的,其中 D0 表示帧的第一个八位字节。例如,如果 F = 8,则 D0 代表 JESD204C 帧的第一个八位组,D7 代表 JESD204C 帧的最后一个八位组。帧的第一个八位字节是其 MSB 是 Converter0 的 Sample0 的 MSB 的八位字节(与 JESD204B 中相同)。例如,如果 F = 2,则 D0 和 D1 表示第一帧,D2 和 D3 表示第二帧,以此类推。

为了与 JESD204B 中使用的方法保持一致,多块内的八位字节按 MSB 到 LSB 的顺序移入扰频器/解扰器。

对于 E 为 1 的情况,每个多块都从帧边界开始。如果 E 》 1,扩展的多块将(并且必须!)从帧边界开始。这在多块 (MB) 和扩展多块 (EMB) 部分中有更多介绍。

pYYBAGK9EmSAKc6bAAHdVKqu8fA723.png

图 1. LMFS = 1.1.2.1,N = N‘ = 16 的 64b/66b 块格式示例。

同步标头是每个块开头的 2 位未加扰值,其内容被解释为解码单个同步转换位。这些位必须是指示逻辑 1 的 0-1 序列或指示逻辑 0 的 1-0 序列。表 1 列举了同步标头同步转换位值。

poYBAGK9EmyAJa7IAABf17F4Eko930.png

64b/80b 块格式如图 2 所示。除了 8 个八位字节的样本数据和两个同步头位之外,每个八位位组之间还有两个填充位。填充位的值由 17 位 PRBS 序列确定,以减少杂散并确保适当数量的数据转换以保持直流平衡。在样本数据被加扰后,未加扰的填充位被插入到块中。

pYYBAGK9EnOAFlcAAAH-r5Uk6FY882.png

图 2. LMFS = 1.1.2.1,N = N’ = 16 的 64b/80b 块格式示例。

提供 64b/80b 选项以保持与 8b/10b 相同的时钟比率,这有助于简化锁相环 (PLL) 设计,同时还能最大限度地减少杂散。在希望使用前向纠错或利用同步字提供的其他功能的应用中,该方案优于 8b/10b,稍后将对此进行讨论。

多块 (MB) 和扩展多块 (EMB)

JESD204C 多块中有 32 个块。每个多块中的 32 个同步转换位组成一个 32 位同步字。这些将在后面更详细地讨论。扩展多块是 E 个多块的容器,必须包含整数个帧。当多帧不包含整数帧时,需要 E 》 1。多块和扩展多块的格式如图 3 所示。

pYYBAGK9EnuAHum2AACNrOkvvWQ054.png

图 3. JESD204C 多块和扩展多块格式。

多块是 2112 (32×66) 或 2560 (32×80) 位,具体取决于使用的 64 位编码方案。对于大多数实现和配置,扩展多块将只是一个多块。E参数在JESD204C中引入,决定了扩展多块中的多块数量。E 的默认值为 1。如上所述,对于帧中八位字节数 F 不是 2 的幂的配置,E 》 1 是必需的。E 的等式是:E = LCM(F, 256)/256。当传输 12 位样本并且 N‘ 设置为 12 以最大化链路中的带宽效率时,通常首选这些配置。此要求确保 EMB 边界与帧边界重合。

图 4 和图 5 显示了 E 》 1 的 JESD204C 配置示例。所示的 JESD204C 配置适用于 LMFS = 2.8.6.1、N’ = 12 和 E = 3 的情况。图 4 显示了传输层映射。在此配置中,每个通道有四个 12 位样本,转换为六个八位字节。由于多块的每个块需要八个八位字节,因此该块用来自后续帧的两个八位位组(1.33 个样本)填充。

pYYBAGK9EoSAFQJAAAHGrbxeAao579.png

图 4. LMFS = 2.8.6.1,N‘ = 12,E = 3 的传输层映射。

图 5 显示了如何使用来自传输层的数据帧形成块和多块。如图所示,您可以看到帧边界与每隔三个块的块边界对齐。由于多块由 32 个块组成,因此直到第三个多块之后才能实现与多块的帧对齐。因此,E = 3。

poYBAGK9EoyASMpGAAGnwfT-2gQ076.png

图 5. LMFS = 2.8.6.1、N’ = 12、E = 3 的串行器输出多块/帧对齐。

LEMC 是扩展的多块计数器,大致相当于 8b/10b 链路层中的 LMFC。SYSREF 对齐系统中的所有 LEMC,LEMC 边界用于确定同步和通道对齐。

同步字

32 位同步字由多块内的 32 个块中的每个样本头组成,其中首先传输位 0。同步字用于提供通道同步并启用确定性延迟。此外,它还可以选择性地提供 CRC 错误检查、前向纠错,或为发送器提供与接收器通信的命令通道。

32 位同步字有三种不同的格式选项。在每种情况下,都需要多块结束序列,因为它用于获取多块同步和通道对齐。表 2 和表 3 显示了两种最常见用例中可用的不同位字段。

poYBAGK9EpyAIldnAAJI3GhHeks638.png

poYBAGK9EqWAMSrVAAHg29omBXg863.png

64b/66b 链接操作

使用 64b/66b 链路层时的链路建立过程从同步头对齐开始,然后进行到扩展多块同步,最后到扩展多块对齐。

同步标头对齐

同步头中的同步转换位确保在每个块边界(66 位)都有数据转换。JESD204C 接收器中的状态机检测到数据转换,然后在 66 位之后查找另一个转换。如果状态机检测到 64 个连续块的 66 位间隔的位转换,则实现同步标头锁定 (SH_lock)。如果未检测到 64 次连续转换,则重新启动机器。

pYYBAGK9ErCAOSS3AACXs_Ax4IY491.png

图 6. JESD204C 扩展多块(通道)对齐。

扩展多块同步

一旦实现同步标头对齐,接收器就会在转换位中查找扩展多块结束 (EoEMB) 序列 (100001)。同步字的结构确保该序列只能在适当的时间发生。一旦识别出 EoEMB,状态机就会检查每 32 个同步字,以确保存在多块结束导频信号 (00001)。如果 E = 1,EoEMB 位也将与导频信号一起出现。如果 E 》 1,则每 E × 32 个转换位,导频信号将包含 EoEMB 位。一旦检测到四个连续的有效序列,就实现了扩展多块结束锁定(EMB_LOCK)。如果未检测到有效序列并且对齐过程被复位,则继续监视每个 E × 32 转换位,并且 EMB_LOCK 丢失。

扩展多块(车道)对齐

使用 64b/66b 链路层时的通道对齐与使用 8b/10b 链路层时的通道对齐非常相似,因为每个通道上的 JESD204C 接收器中都采用了弹性缓冲器来存储传入数据。这称为扩展多块对齐,缓冲区开始在 EoEMB 边界存储数据(而不是使用 8b/10b 链路层时 ILAS 期间的 /K/ 到 /R/ 边界)。图 6 说明了如何实现车道对齐。一旦接收到 EoEMB 的最后一位,除了最后到达的通道外,每个通道的接收缓冲区都会开始缓冲数据。当接收到最后到达的通道的 EoEMB 时,它会触发所有通道的接收缓冲区的释放,以便所有通道现在对齐。

错误监控和前向纠错

JESD204C 同步字选项使用户能够监控或纠正 JESD204 数据传输中可能出现的错误。与纠错相关的权衡是系统中的额外延迟。对于大多数应用,使用 CRC-12 同步字的错误监控是合适的,因为它提供了大于 1 × 10–15 的误码率 (BER)。

JESD204C 发送器中的 CRC-12 编码器接收每个多块的加扰数据位并计算 12 个奇偶校验位。这些奇偶校验位在随后的多块期间传输到接收器。接收器同样会从它接收到的每个多块数据中计算 12 个奇偶校验位,并将这些位与同步字中接收到的位进行比较。如果所有奇偶校验位都不匹配,则接收到的数据中至少有一个错误,并且可以引发错误标志。

对于对附加延迟不敏感的错误敏感型应用(如测试和测量设备),使用 FEC 可以产生优于 10 × 10–24 的 BER。JESD204C 发送器中的 FEC 电路计算多块中加扰数据位的 FEC 奇偶校验位,并将这些奇偶校验位编码到下一个多块的同步标头流中。接收器计算接收比特的校验子,即本地生成的奇偶校验和接收的奇偶校验之间的差异。如果校正子为零,则假定接收到的数据位是正确的。如果校正子不为零,则可用于确定最可能的错误。

FEC 奇偶校验位的计算方式与 CRC 类似。FEC编码器取多块的2048个加扰数据位,加上26个奇偶校验位,构成一个缩短的二进制循环码。此代码的生成多项式是:

pYYBAGK9ErqAQtcBAABChM6jxRw537.png

该多项式可以纠正每个多块最多 9 位的突发错误。

最后的想法

为了满足未来几年对数据密集型应用的更快数据处理需求,JESD204C 将多千兆接口定义为数据转换器和逻辑器件之间所需的通信通道。高达 32 GSPS 的通道速率和 64b/66b 编码使超高带宽应用能够以最小的开销提高系统效率。5G 通信、雷达和电子战应用都将从标准的这些改进和其他改进中受益。通过添加纠错功能,尖端仪器和其他应用可以依靠多年无误运行。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 转换器
    +关注

    关注

    27

    文章

    8172

    浏览量

    141610
  • 编码器
    +关注

    关注

    41

    文章

    3357

    浏览量

    131432
  • 接收器
    +关注

    关注

    14

    文章

    2214

    浏览量

    70632
收藏 人收藏

    评论

    相关推荐

    一种连接数据转换器和逻辑器件的高速串行接口—JESD204介绍

    JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率(目前C修订版已经发布,即JESD204C),并可确保
    的头像 发表于 04-19 16:20 216次阅读

    【电磁兼容技术案例分享】智能门禁的ESD问题解决案例

    【电磁兼容技术案例分享】智能门禁的ESD问题解决案例
    的头像 发表于 04-19 08:16 30次阅读
    【电磁兼容技术案例分享】智能门禁的<b class='flag-5'>ESD</b><b class='flag-5'>问题解决</b>案例

    抓住JESD204B接口功能的关键问题

    JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立与保持时序要求
    的头像 发表于 03-26 08:22 334次阅读
    抓住<b class='flag-5'>JESD204</b>B接口功能的关键问题

    Texas Instruments品牌 ADC12DJ5200ALRSHP 耐辐射加固保障 (RHA)、300krad、12 位、双通道 5.2GSPS 或单通道 10.4GSPS ADC

    延迟 简便易用的同步特性: 自动 SYSREF 计时校准 样片标记时间戳 JESD204C 串行数据接口: 最大通道速率:17.16 Gbps 支持 64b/66b 和 8b/10b 编码 8b
    发表于 01-31 15:22

    JESD204B的常见疑问解答

    FIFO方案,则无法正常工作。 该问题的一种解决方案是让双通道转换器使用多点链路JESD204B接口,其中每个转换器都使用各自独立的串行链路输出。然后便可针对每个ADC使用非相干时钟,且每个串行链路
    发表于 01-03 06:35

    AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?

    目前,我在设计中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多,我不知道应该如何将AD9683
    发表于 12-15 07:14

    AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的?

    AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的
    发表于 12-04 07:27

    AD9680和AD9690支持的jesd204最小通道线率是多少?

    在AD9680和AD9690数据手册上,写着它们[size=200%]支持的最小通道线率是3125Mbps,但是在JESD204B标准手册写着最小通道线率是312.5Mbps。 我疑惑这是数据手册的错误,还是AD9680和AD9690这两款芯片支持的最低通道线率确实时31
    发表于 12-01 07:57

    JESD204B规范的传输层介绍

    电子发烧友网站提供《JESD204B规范的传输层介绍.pdf》资料免费下载
    发表于 11-28 10:43 0次下载
    <b class='flag-5'>JESD204</b>B规范的传输层介绍

    AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

    电子发烧友网为你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相关产品参数、数据手册,更有AD9207
    发表于 10-16 19:02
    AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204</b>B/<b class='flag-5'>JESD204C</b> Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204</b>B/<b class='flag-5'>JESD204C</b> Dual ADC Data Sheet

    LogiCORE IP JESD204内核概述

    LogiCORE IP JESD204内核实现了一个JESD204B接口,使用GTX、GTH、GTP或GTY(仅限UltraScale和UltraScale+)收发器在1至8个通道上支持1至12.5
    的头像 发表于 10-16 10:57 433次阅读
    LogiCORE IP <b class='flag-5'>JESD204</b>内核概述

    芯片不断的复位问题解决方案-HK32F030M应用笔记(二十五)

    芯片不断的复位问题解决方案-HK32F030M应用笔记(二十五)
    的头像 发表于 09-18 10:56 755次阅读
    芯片不断的复位<b class='flag-5'>问题解决方案</b>-HK32F030M应用笔记(二十五)

    JESD204B链路中断时的基本调试技巧

    本文旨在提供发生 JESD204B 链路中断情况下的调试技巧简介
    的头像 发表于 07-10 16:32 961次阅读
    <b class='flag-5'>JESD204</b>B链路中断时的基本调试技巧

    JESD204B是FPGA中的新流行语吗

    JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JESD204B”。与LVDS和CMOS接口相比,这一较新的版本具有显著的优势,因为
    的头像 发表于 05-26 14:49 382次阅读
    <b class='flag-5'>JESD204</b>B是FPGA中的新流行语吗

    JED204B是什么?JESD204B的分类及优缺点介绍

    大部分的ADC和DAC都支持子类1,JESD204B标准协议中子类1包括:传输层,链路层,物理层。在少部分资料中也会介绍含有应用层,应用层是对JESD204B进行配置的接口,在标准协议
    发表于 05-10 15:52 1590次阅读
    JED<b class='flag-5'>204</b>B是什么?<b class='flag-5'>JESD204</b>B的分类及优缺点介绍