分析信号完整性和电源完整性-电子发烧友网

在高度集成的电子产品中，电源系统的设计占到了设计工作量的50%左右；对于复杂的FPGA类型的产品应用，在电路中常常会达到15～30路不同的电源。

电源完整性的目的就是给系统提供持续、稳定、干净的电源，保证系统稳定的工作。在数字系统中，使信号完整性满足系统设计的要求也需要有一个非常稳定的电源系统，但是又不能使电源系统超标。所以在设计电源完整性时，不仅仅关注的是去耦电容，还需要关注电源完整性、信号完整性和电磁兼容性这个“生态系统”，尤其是要考虑高度集成化的数字电路对电源完整性的影响… …

但是传统分析信号完整性和电源完整性都是分开分析的，为了更好的分析SI和PI的相互影响，我们需要把SI和PI放在同一个EM仿真中来分析。

PDN

真实的PDN是什么样子的呢？主要分为三个部分：供电端（VRM）、用电端（Sink）和传输通道（PCB、Cable、瓷片电容等等）。

电路板设计中，都有电源分配网络系统。电源分配网络系统的作用就是给系统内所有器件或芯片提供足够的电源，并满足系统对电源稳定性的要求。

我们看到电源、GND网络，其实分布着阻抗。

电源噪声余量计算：

1、芯片的datasheet会给一个规范值，通常是5%；要考虑到稳压芯片直流输出误差，一般是+/_2.5%，因此电源噪声峰值幅度不超过+/_2.5%。

2、如芯片的工作电压范围是3.13~3.47，稳压芯片标出输出电压是3.3V，安装在电路板后的输出电压是3.36V。容许的电压的变化范围是3.47-3.36=110mv。稳压芯片输出精度是+/_1%，及3.36* +/_1%=+/_33.6mv。电源噪声余量为110-33.6=76.4mv。

计算电源噪声要注意五点

（1）稳压芯片的输出的精确值是多少。

（2）工作环境的是否是稳压芯片所推荐的环境。

（3）负载情况是怎么样，这对稳压芯片输出也有影响。

（4）电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声，反射窜扰等信号完整性问题也会在信号上叠加，因此不能把所有噪声余量留给电源系统。

（5）不同的电压等级对电源噪声要求也不样，电压越小噪声余量越小。模拟电路对电源要求更高。

电源噪声来源

（1）稳压芯片输出的电压不是恒定的，会有一定的纹波。

（2）稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源响应的频率一般在200Khz以内，能做正确的响应，超过了这个频率则在电源的输出短引脚处出现电压跌落。

（3）负载瞬态电流在电源路径阻抗和地路径阻抗产生的压降。

（4）外部的干扰。

目标阻抗

目标阻抗是电源系统的瞬态阻抗，对快速变化的电流的表现出来的一种特性阻抗。目标阻抗和一定宽度的频率有关，在感兴趣的频率范围内，电源阻抗都不能超过这个值。

目标阻抗公式

去耦的电源电压，ripple为允许的电压波动范围，典型值为2.5%，△Imax为负载芯片最大瞬态电流变化量。

在进行电源完整性设计、分析和仿真的时候都会涉及到一个非常重要的概念，就是目标阻抗？但是目标阻抗真的是很多工程师认为的那么简单吗？

在真实的电源系统中，电容已经不再是一个简单的电容，而是包含了ESR、ESL的寄生参数。它们有串联等效的作用，也有并联等效的作用，呈现出来的结果都是不相同的。

PDN阻抗随着频率而变化，不同的VRM也会导致阻抗曲线变化，好的VRM会使整条PDN阻抗曲线非常平滑。

信号的频谱含量范围很广，并且随着传输数据而不断变化，在这种情况下，我们确实需要关注阻抗较高的频率上的强制响应，确保这个响应不要产生影响芯片与芯片之间通信的PDN噪声。

阻抗曲线都在目标阻抗以下都没问题了吗?如果存在多个不超过目标阻抗的巨大的反谐振点是否可以呢？

在电路设计时，通常会在电路板上放置非常多的电容，那这些电容如何选型？如何搭配？如何放置？这是每一位工程师都会遇到的情况。

选择电容

用一个电容组合的例子。这个组合使用的电容为：2个680uf钽电容，7个2.2uf陶瓷电容（0805封装），13个0.22uf陶瓷电容（0603封装），26个0.022uf陶瓷电容（0402）。图中上部平坦的曲线是680uf电容的阻抗曲线，其它三个容值的曲线为为图中三个V字曲线，从左到右2.2uf →0.22uf → 0.022uf。总的阻抗曲线为底部粗包路线。

这个组合实现了在500K到150M范围内保持阻抗在33毫欧以下，到500M处，阻抗上升到110毫欧，从图中看反谐振点控制的很低。