0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

MOS管的结构与latchup的形成原因

荣湃半导体 来源:荣湃半导体 作者:Victory 2022-05-20 09:36 次阅读

一般Fabless公司设计的芯片在工程批回来之后,都会做芯片级的ESD测试和latchup等测试,对很多客户朋友来说,有可能对latchup稍微陌生,本篇文章将简要介绍latchup。

latchup的中文译名为闩锁或闩锁效应,要想了解清楚latchup,需要先了解MOS管的结构。

1MOS管的结构

在CMOS电路中,有NMOS 和PMOS两种晶体管。在制作NMOS时,首先是有一个P型衬底,一般称为P-substrate,为避免将substrate和Source混淆(因首字母一样),经常将P衬底称为P-Body或P-Bulk。在P型衬底上,两个重掺杂n区形成源端(Source)和漏端(Drain),重掺杂的多晶硅区(简称poly)作为栅(Gate),一层薄SiO2(简称栅氧)使栅与衬底隔离,而器件的有效作用就发生在栅氧化层的衬底区,因为衬底电位对器件特性有很大的影响,所以MOSFET是一个四端器件(即Gate、Drain、Source、Bulk)。

关于栅氧层,因为SiO2是绝缘的,所以NMOS管的输入阻抗Rgs是无穷大,输入电流趋近于零。现在国内发展得如火如荼的电容隔离器,隔离栅使用的绝缘介质也是SiO2。

在现代CMOS工艺中,PMOS器件做在n阱(即n-well)中,而之所以这么做,是因为在实际生产中,NMOS器件和PMOS器件必须做在同一衬底上,所有的NMOS器件都共享一个P衬底,而每一个PMOS可以处于各自独立的N阱中。对于PMOS,源和漏重掺杂P型元素,导电载流子为空穴,栅源电压足够负,在氧化层-硅界面才会形成一个由空穴组成的反型层,从而为源和漏之间提供一个导电沟道,所以PMOS器件的阈值电压通常是负的。

41bafd88-d7da-11ec-bce3-dac502259ad0.jpg

2latchup的形成原因

如下图所示的NMOS和PMOS器件,会寄生出Q1 PNP管和Q2 NPN 管,从图中可以看出,每个双极型晶体管的基区必然与另一个晶体管的集电区相连接,而且由于n阱和p衬底均有一定的电阻,所以Q1和Q2会形成一个正反馈环路。

实际上,如果有电流注入结点X使Vx上升,则Q2的Ic2增大,那么Vy=VDD-Rwell*Ic2会减小,Vy减小会导致IC1增大,进而导致Vx进一步上升。如果环路增益≥1,这种现象会持续下去,直至两个晶体管都完全导通,从VDD抽取很大的电流。此时称该电路被闩锁。

41fbbd00-d7da-11ec-bce3-dac502259ad0.jpg

触发闩锁效应的起始电流可以由集成电路中的各种原因产生,例如当漏端的一个大电压摆动,会通过容性耦合向n阱或衬底注入相当大的位移电流,从而引发闩锁效应。

闩锁效应通常发生在大尺寸的输出反相器的情况下,因为在这种情况下,一是这种电路容易通过晶体管较大的漏结电容向衬底注入大电流,另外一种情况,是由于在与地相连的键合线上,产生相当大的瞬态电压,通过正偏源衬二极管向衬底注入大电流。

Latchup就是闩锁效应,它是CMOS工艺所特有的寄生效应,是指在CMOS电路中,电源VDD和地GND之间由于寄生的NPN和PNP双极性BJT的相互影响而产生一个低阻通路,低阻通路会在电源和地之间形成大电流,可能会使芯片永久性损坏。

荣湃半导体

荣湃半导体创立于2017年,专注于高性能模拟集成电路产品的研发与设计,聚焦数字隔离器驱动器隔离放大器等产品系列,并广泛应用于工业控制新能源汽车、数字电源智能电器等领域,致力于建立物理世界与数字世界的安全联结。凭借自主知识产权的电容智能分压(iDivider)技术,实现国产数字隔离芯片的突破,匠心智造不一样的隔离好产品,用“芯”创造新价值。

原文标题:技术课堂之十二 | 浅谈latchup

文章出处:【微信公众号:荣湃半导体】欢迎添加关注!文章转载请注明出处。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ESD
    ESD
    +关注

    关注

    46

    文章

    1805

    浏览量

    171032
  • MOS管
    +关注

    关注

    106

    文章

    2184

    浏览量

    64211
  • latchup
    +关注

    关注

    1

    文章

    2

    浏览量

    1144

原文标题:技术课堂之十二 | 浅谈latchup

文章出处:【微信号:gh_fb935efbb3e1,微信公众号:荣湃半导体】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    浅谈mos击穿的原因

    本帖最后由 gk320830 于 2015-3-7 11:36 编辑 MOS被击穿的原因及解决方案如下:  第一、MOS本身的输入
    发表于 07-14 15:34

    分析MOS发热的主要原因

    管工作在线性的工作状态,而不是在开关状态。这也是导致MOS发热的一个原因。如果N-MOS做开关,G级电压要比电源高几V,才能完全导通,P-MOS
    发表于 10-25 14:40

    MOS发热的原因,它的原理是什么?

    管工作在线性的工作状态,而不是在开关状态。这也是导致MOS发热的一个原因。如果N-MOS做开关,G级电压要比电源高几V,才能完全导通,P-MOS
    发表于 10-31 13:59

    浅析降低高压MOS导通电阻的原理与方法

    则是总导通电阻的96.5%。由此可以推断耐压800V的MOS的导通电阻将几乎被外延层电阻占据。欲获得高阻断电压,就必须采用高电阻率的外延层,并增厚。这就是常规高压MOS
    发表于 11-01 15:01

    揭秘MOSMOS驱动电路之间的联系

    。  至于为什么不适用号耗尽型的MOS,不建议刨根问底。  对于这两种增强型MOS,比较常用的是NMOS。原因是导通电阻小,且容易制造。
    发表于 12-03 14:43

    揭秘MOS前世今生的发展历程

    的虚连、虚断两个重要原则就是基于这个特点。这是三极不可比拟的。  9、发热原因  Mos发热,主要原因之一是寄生电容在频繁开启关闭时,显
    发表于 01-03 13:43

    MOS开关电路特性及判断使用-KIA MOS

    在漏极加上一个电压,漏极和源极之间就会形成电流Id。由于PMOS导通电阻大,价格贵,替换种类少等原因, NMOS使用更为普遍。如上图所示,当Vgs达到4.5V 时,Vds等于0.5
    发表于 01-28 15:44

    MOS种类和结构

    正式的产品设计也是不允许的。  1、MOS种类和结构  MOSFET是FET的一种(另一种是JFET),可以被**成增强型或耗尽型,P沟道或N沟道共4种类型,但实际应用的只有增强型
    发表于 02-14 11:35

    mos发热原因

    1.电路设计的问题,就是让MOS管工作在线性的工作状态,而不是在开关状态。这也是导致MOS发热的一个原因。如果N-MOS做开关,G级电压要
    发表于 10-10 11:21

    MOS的半导体结构和工作机制

    MOS 的半导体结构MOS 的工作机制
    发表于 12-30 07:57

    MOS种类和结构你知道多少

    1,MOS种类和结构MOSFET是FET的一种(另一种是JFET),可以被制造成增强型或耗尽型,P沟道或N沟道共4种类型,但实际应用的只有增强型的N沟道
    发表于 01-11 20:12

    是什么原因导致了MOS发热?

    是什么原因导致了MOS发热?
    发表于 06-07 06:21

    反激电路mos烧坏问题

    的电阻串联二极构成的RCD吸收电路,测试波形如上图所示,电容两端的电压充电至50V左右时,电源输出的电流会突增,mos已被击穿,想不明白mos
    发表于 07-17 21:55

    Mos驱动产品发烫是什么原因

    最近在做一个Mos驱动产品,发现发烫得厉害,然后参考了其他竞品发现都有增加这么一个二极,依样增加上去后就不烫了,这就是是什么原因呢?在网上找到了
    发表于 09-14 07:49

    了解一下MOS的种类以及相关基础知识

    昨天我们了解的MOS(场效应)的结构组成,以及各结构名字的功能运用,今天再带大家深入的了解一下MOS
    发表于 02-21 15:48