STM32L4+微控制器针对智能手表和其他可穿戴设备

STM32L4 +是首个在 ULPMark 中得分超过 200 的微控制器 （MCU） 系列，尽管它具有 640 KB 的 SRAM、2 MB 的闪存和运行频率为 120 MHz 的 Cortex-M4 。它使其成为此类超低功耗 MCU 的最佳功率性能比之一。STM32L4+ 组件的正式名称为 STM32L4Rxxx 或 STM32L4Sxxx，还包括一个新的 Chrom-GRC 引擎和一个用于显示器的 MIPI DSI 控制器，这解释了为什么新架构针对智能手表和其他可穿戴设备，以及许多其他设备，如工业传感器、仪表、家庭自动化和医疗应用。

经典的 STM32L4 是希望使用大量传感器同时保持极低功耗的制造商的最爱。一个例子是 Valencell 的心率监测器，它在 2016 年 ST 开发者大会上被证明非常受欢迎，因为它可以使用来自SensorTile 板的数据计算传感器融合算法，同时仍然适合小型腕带。因此，STM32L4 MCU 目前在ULPMark 名人堂中排名前 5 位，而新的 STM32L4+ 部件是独一无二的，因为它们保持了以极高效率为中心的相同理念，同时由于多项优化而被证明更加强大。

Chrom-GRC 是如何工作的？

其中一种优化采用Chrom-GRC（图形资源切割器）的形式。简而言之，它是一个非常智能的图形内存管理单元，当设备不使用矩形显示器时，它可以将帧缓冲区的大小缩小多达 20%。很简单，帧缓冲区是一块 RAM，用于存储用户最终将在屏幕上看到的每个像素的颜色值。人们可能会将其视为在系统将其转换为视频信号并将其发送到面板之前要显示的图像的二进制表示。Chrom-GRC 的强大之处在于它能够使这些数据适应显示器的形状，只存储可见像素，自动丢弃那些无法在屏幕上显示的像素，从而节省大量资源。

如果我们以今年推出的智能手表的大约 1.2 英寸显示屏为例，其分辨率为 390 x 390，我们最终会得到一个由精确 152，100 像素（390 2）组成的图像。由于这些屏幕的颜色深度为 24 位，因此我们最终得到的原始图像大小为 3，650，400 位 （152，100 x 24） 或大约 446 KB （3，650，400 ÷ 8 ÷ 1024） 的帧缓冲区。 然而，由于这些 MCU 没有像 STM32L4+ 中那样的智能内存管理系统，它们会存储整个图像，包括面板 IC 会因为显示器的圆形形状而丢弃的位。鉴于大多数系统还需要 256 KB 的应用程序，很容易理解为什么竞争的 MCU 通常包含 1 MB 的 SRAM。

STM32L4+驱动如何显示？

如果我们运行与上面相同的模拟，但将渲染图像发送到新的 Chrom-GRC，系统将区分用户可见的像素和不可见的像素，然后继续删除后者并将帧缓冲区缩小到 20%。因此内存中的图像不再是 446 KB，而是 357 KB。此外，与某些 STM32L4 的情况一样，STM32L4+ 嵌入了 Chrom-ART 加速器 （DMA2D），可优化某些图形计算。通过使用 Chrom-ART 引擎，可以减轻主 CPU 的一些重复性 2D 图形操作，例如 2D 副本、透明度或 alpha 混合。其他任务，如像素格式转换，执行速度是中央处理器执行速度的两倍。

然后 MCU 通过控制器将帧发送到显示器。STM32L4+ 仍然包含一个TFT 控制器，但 ST 还集成了一个MIPI DSI 控制器 适合希望使用更现代界面的工程师。移动行业处理器接口（MIPI，发音为“mipee”）显示串行接口（DSI）在移动设备中非常普遍，因为它使用快速和高分辨率的数据流与屏幕的 IC 进行通信。STM32L4+ 中的 MIPI DSI 控制器使用两个通道，每个通道高达 500 Mbit/s。因此，主机 MCU 可以管理更高分辨率的显示器，同时需要更少的功率和更少的引脚，并减少电磁干扰。所有这些都是可能的，因为系统将像素和命令数据序列化为单个物理流以优化它们的传输。

客观上更高效

STM32L4+ MCU 的核心是超低功耗组件。因此，它们令人印象深刻，因为它们的架构仅需要 43 µA/MHz，而关断模式仅需要 33 nA。此外，ST 通过提供多种睡眠、待机和停止方法来优化功耗，从而使结构更加灵活，无论用户活动如何。例如，Stop 2 模式可以保持整个 SRAM 处于活动状态，或者关闭 384 KB（例如可以分配给帧缓冲区）以仅使用专用于应用程序和传感器数据采集的 256 KB。因此，如果屏幕和帧缓冲区关闭（通常是智能手表空闲时的情况），此模式会将电流降低至仅 2.8 µA。此外，由于从停止模式唤醒仅需 5 µs，因此对用户没有明显的影响。

然而，谈论功耗是一回事，但要通过客观来源公开验证是另一回事，这就是为什么 ST 自豪地宣布STM32L4+ 系列在 EEMBC 的 ULPMark CP（Core Profile）中获得 233 分的原因。由于数据库中没有其他 MCU 与其配置相近，因此很难进行比较。尽管如此，作为参考，我们看到一些只有 128 KB SRAM 和 52 MHz Cortex M4 的竞争芯片只能在 ULPMark 中获得 203 分（越大越好），而具有最高“保留 SRAM”的 MCU ”只有区区72分。同样，STM32L4+ 的 ULPMark PP（Peripheral Profile）得分高达 56.5，但由于本次基准测试中排名前 5 的 MCU 都是 STM32L4，这最终意味着 ST 击败了自己的设备并进一步推动了排行榜。

体验 STM32L4+ 的强大功能……现在！

不可能在一篇博文中详尽列出使 STM32L4+ 成为如此强大架构的所有特性。例如，与最高运行频率为 80 MHz 的 STM32L4 组件相比，新系列可以达到120 MHz，这使架构完全处于另一个联盟。STM32L4+ 也是第一个提供两个 Octo SPI 端口的 STM32 架构，支持 NOR Flash（包括就地执行）和 Hyperbus TM RAM。最终，尽管 MCU 的典型运行功耗仅为 43 µA/MHz，但在以最大频率运行时，MCU 仍可达到 410.32 的 Coremark 和 150 DMIPS。

开始试验 STM32L4+ 的最佳方式是使用其 Nucleo 套件 （NUCLEO-L4R5ZI）、 探索套件 （STM32L4R9I-DISCO）或评估板 STM32L4R9I-EVAL。它们每个都包括最强大和功能最丰富的架构版本。因此，工程师和爱好者可以使用最近推出的STM32 Power Shield开始开发他们的应用程序，甚至进一步测试功耗以及运行更多 ULPMark 测试。然后可以更快地确定哪个确切的 STM32L4+ MCU 最适合特定设计，因为它们仅在引脚数、闪存容量以及是否存在特定功能方面真正有所不同。

此外，由于它们都是引脚对引脚兼容的，因此借助 STM32CubeMX和STM32L4Cube从一个切换到另一个从未如此简单 。最后，STM32L4+ 产品组合以及所有套件和电路板现已投入生产，我们迫不及待地想看看它们将如何促进我们合作伙伴和社区的创造力和创新。

审核编辑：郭婷