0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何在降压转换器设计中降低EMI的实用技巧

科技观察员 来源:立锜科技 作者:立锜科技 2022-04-20 16:06 次阅读

由于涉及非常高的频率,因此降低开关模式电源中的电磁干扰 (EMI) 可能是一项挑战。电气元件的行为与预期不同,因为元件的寄生效应通常起着重要作用。本应用笔记介绍了与 EMI 相关的低压降压转换器操作的一些基础知识,并提供了一些如何在降压转换器设计中降低 EMI 的实用技巧。

一、简介

在设计开关模式转换器时,通常在设计阶段的后期测试电磁兼容性。如果在设计的初始阶段没有考虑 EMI,那么之后降低 EMI 往往会很困难或代价高昂。确保顺利和优化产品设计的最佳方法是在设计的开始阶段考虑 EMI。元件选择和布局考虑对于从一开始就获得良好的 EMI 性能至关重要。

2. Buck 转换器中的 EMI 来源

EMI 辐射可由两种来源产生:交流电场源(高阻抗)或交流磁场源(低阻抗)。非隔离式 DC/DC 转换器的节点和环路阻抗相对较低(远低于 377Ω 的远场阻抗),因此磁场通常是 DC/DC 降压转换器中的主要辐射源。

磁场辐射是由在小电流回路中流动的高频电流引起的。电流回路会发出高频磁场,当与源的距离超过0.16λ(远场)时逐渐转变为电磁场。小电流回路的场强约为:

pYYBAGJfvxKAIuvGAAAHg1Jnp_o096.png?file=preview.png

其中 f 是以 Hz 为单位的信号频率,A 是以 m 2为单位的环路面积,I 是以安培为单位的环路中的电流幅度,而 R 是以米为单位的环路距离。

例如,一个 1cm 2电流环路,电流为 1mA,频率为 100MHz,在 3m 距离处产生 4.4µV/m 或 12.9dBµV 的场强。

下面的图 1 显示了 1cm 2电流环路在 3m 距离处具有 1mA 电流的近似辐射与电流频率的函数关系。绿线显示 3m 距离的近似 EN55013 辐射限制。

poYBAGJfvxOAFZZRAAGKIo30G3U705.jpg?file=preview.png

图1

从图中可以看出,1cm 2环路在1mA rms高频电流下的辐射不会轻易超限。经常导致超出限制的问题是,当较小的环路激发较大的环路或连接到 PCB 的布线开始辐射时。这些较大的环路或电线是更有效的天线,因此对总辐射的贡献要大得多。

3. 识别降压转换器中的电流环路

DC/DC 降压转换器有两个主要回路,其中流过高交流电流,如图 2 所示。

当高端 MOSFET Q1 导通时,电流从电源通过 Q1 和 L1 流向输出电容器和负载。电流通过地流回输入。电流的交流部分将流经输入和输出电容器。 该电流在图 2中以红色显示为 I 1 。

当 Q1 关断时,电感电流将保持同向流动,同步整流 MOSFET Q2 导通。电流流经 Q2、L1、负载和输出电容器,并通过地流回 Q2。该循环以蓝色显示为 I 2。I 1和 I 2 都是不连续的电流,这意味着它们在活动时间的开始和结束时都有急剧的上升沿和下降沿。这些锋利的边缘具有快速的上升和下降时间(高 dI/dt)。因此,它们具有很多高频内容。

poYBAGJfvxWABYBCAABNcf4xrZQ784.jpg?file=preview.png

图 2:降压转换器电流环路

I 1和 I 2共用一条从开关节点到电感器到输出电容器再到地再到 Q2 源极的公共路径。I 1和I 2之和是一个相对平滑的连续锯齿波形,由于没有高dI/dt 边缘,其高频成分较少。

从 EMI 辐射的角度来看,具有高 dI/dt 电流的电流环路是阴影区域 A 1,如图 3 所示。该环路将产生最高频率,应被视为降压转换器中 EMI 最关键的环路。 区域 A 2中的电流 dI/dt几乎没有 A 1中的那么高,并且通常产生的噪声要少得多。

pYYBAGJfvxeAdzw1AAA0vZ6cY6M191.jpg?file=preview.png

图 3

在设置降压转换器的 PCB 布局时,阴影区域 A 1应尽可能小。

有关布局的实用技巧,请参阅 第 7 章。

4.输入输出滤波

在理想情况下,输入和输出电容器对于降压转换器开关电流的阻抗非常低。但在实际应用中,电容会存在 ESR 和 ESL,这会增加电容阻抗并导致电容两端出现超高频电压降。该电压将在电源输入线和负载连接中感应出电流,如图 4 所示。

pYYBAGJfvxiAO3MmAACo2YsGv4U421.jpg?file=preview.png

图 4

由于降压转换器输入电流的不连续性以及转换器的电源线通常很长,因此输入环路 A 3可能会大量辐射或导致在传导 EMC 测量中超过传导发射水平(150kHz ~ 30MHz乐队)

为了降低 Cin 两端的电压降,请使用低 ESR MLCC 类型和多个不同尺寸的电容器,例如 2x10µF 1206 和一个 22n~100nF 0402 或 0603 尺寸类型靠近降压 IC。为了减少输入环路中的噪声,强烈建议在输入线路中添加额外的 LC 滤波。当对 L2 使用纯电感时,可能需要添加电解电容器 C3 以抑制任何输入电源振铃并确保稳定的输入电源。

为了过滤输出,还可以为 Cout 使用多个不同尺寸的 MLCC。小型 0603 或 0402 尺寸 22nF~100nF 的电容器可以更好地阻挡高频噪声,这些高频噪声可能从开关节点通过电感器 L1 的寄生电容耦合到输出端。额外的 HF 磁珠将避免输出环路成为有效的环形天线。应该注意的是,输出中的高频磁珠会恶化负载瞬态响应和负载调节。如果应用负载在这方面很关键,则不要使用磁珠,而是将转换器放置在尽可能靠近负载的位置,并通过在输出中使用铜平面来最小化环路面积。

pYYBAGJfvxmAd-MdAAChatAgmgk297.jpg?file=preview.png

图 5:降压转换器输入和输出滤波

5. 降低降压转换器开关速度

如果降压转换器电路的辐射水平仍然超过要求水平并且无法改进布局或滤波,则降低降压转换器开关速度有助于降低辐射水平。为了了解可以实现的辐射减少,让我们检查不连续电流脉冲波形的频率内容。

图 6 左侧显示了作为梯形波的简化电流波形,周期为 T PERIOD,宽度为 T W,上升和下降时间为 T RISE。频域将由基频和许多高次谐波组成。高次谐波的脉冲宽度、上升/下降时间和幅度之间的关系可以通过傅里叶分析得出,如图6右侧所示。

poYBAGJfvxuAWKF0AACGUZrEOHs766.jpg?file=preview.png

图 6:脉冲波形的谐波含量

图 6 的频率值基于 800kHz 开关信号的示例,脉冲宽度为 320nsec,上升和下降时间为 10nsec。辐射EMI问题经常发生在50MHz~300MHz范围内,可以看出增加上升和下降时间会使f R 点移到较低的频率,而高频会以40dB/dec的速度更快地滚降。在较低的频率范围内,较慢的上升和下降时间的影响非常有限。

在自举电路中添加串联电阻

开关波形上升时间由高边 MOSFET Q1 的开启速度决定。Q1 由一个浮动驱动器驱动,该驱动器通过自举电容器 Cboot 供电。在集成降压 IC 中,C boot 通过内部稳压器(通常为 4~5V)充电。见图 7 左侧。

pYYBAGJfvx2ACR4xAAEevhRKJLk539.jpg?file=preview.png

图 7:在自举电路中添加串联电阻

增加降压转换器开关波形和电流脉冲的上升时间可以通过减慢高侧 MOSFET 的开启速度来实现,这可以通过在 Cboot 上串联一个电阻 Rboot 来实现,如图 7 右侧所示。Rboot 的值取决于高端 MOSFET 的大小。对于大多数应用,使用大约 5~10Ω。对于较小(较高 Rdson)的 MOSFET,允许较大的 Rboot 值。Rboot 值过高可能会导致高占空比应用中的 Cboot 充电不足,或导致 IC 电流检测不稳定。较慢的 MOSFET 开启也会增加开关损耗并降低效率。

在设计中,如果 MOSFET 是外部的,则可以在高端 MOSFET 栅极中添加一个串联电阻。这将增加高边 MOSFET 的开启时间和关闭时间。

当高端 MOSFET Q1 关断时,电感电流将为 Q1 的寄生输出电容充电并为 Q2 的寄生输出电容放电,直到开关波形低于地电位并激活 Q2 的体二极管。因此下降时间基本上由电感峰值电流和开关节点处的总寄生电容决定。

图 8 显示了典型布局中降压转换器 IC 的寄生组件示例。

poYBAGJfvx-AUIxFAADVXACj6pU610.jpg?file=preview.png

图 8

寄生电容是由 MOSFET Coss 和基板电容引起的。从 IC 引脚到硅芯片的键合线会有一些寄生电感。这些寄生元件与 PCB 布局寄生电感和输入滤波电容 ESL 相结合,将在开关波形中引起高频振铃。当 MOSFET Q1 开启时,正边沿的振铃频率主要由 Coss Q2 和 MOSFET 开关环路中的总寄生电感 (Lp VIN + Lp GND + Lp LAYOUT + ESL CIN ) 决定。

当 MOSFET Q1 关断时,下降沿的振铃频率主要由 Coss Q1 和低端 MOSFET 源极对地的寄生电感 (Lp GND ) 决定。

pYYBAGJfvyCAdODvAADlPF0cpP0237.jpg?file=preview.png

图 9

图 9 显示了具有快速上升和下降时间以及上升沿和下降沿振铃的开关波形示例。由于寄生电感中存储的能量½∙I 2 ∙Lp,振铃幅度将随着负载电流的增加而增加。频率范围通常在 200~400MHz 左右,会产生高频 EMI 辐射。过度振铃通常表明电路寄生电感较大,应检查布局是否存在较大的环路或 Vin 或接地中的细走线。元件封装也会影响振铃:由于键合线的电感比柱式键合更高,键合线封装的性能会比倒装芯片封装差。

RC 缓冲器阻尼

添加 RC 缓冲器可以有效地抑制振铃,但会增加开关损耗。

RC 缓冲器应尽可能靠近开关节点和电源地。在带有外部 MOSFET 的降压转换器中,RC 缓冲器应直接放置在低侧 MOSFET 的漏极和源极之间。图 10 显示了 RC 缓冲器的放置。

poYBAGJfvyGATzHRAABuh6AqOUY401.jpg?file=preview.png

图 10

缓冲电阻器 Rs 的目的是为寄生谐振 LC 电路增加足够的阻尼。Rs 的值取决于所需的阻尼和电路的寄生 L & C 组件,由下式给出:

pYYBAGJfvyKAPbiiAAAGzo190b8035.png?file=preview.png

其中 ξ 是阻尼因子。通常 ξ 的范围可以从 0.5(略微欠阻尼)到 1(临界阻尼)。

寄生 Lp 和 Cp 的值通常是未知的,最好通过以下方式测量:

1.在上升沿测量原始振铃频率 f RING 。

2. 在开关节点到地之间添加一些小电容,观察振铃频率变低。继续增加电容,直到振铃频率为原始振铃频率的 50%。

3. 振铃频率降低 50% 意味着总谐振电容是原始电容的四倍。因此,原始电容 Cp 是附加电容的 1/3。

4. 现在可以计算寄生电感 Lp

poYBAGJfvyOAQNmFAAAGkAGLQgI932.png?file=preview.png

RC 缓冲器的串联电容 Cs 需要足够大,以使阻尼电阻能够在电路振铃期间执行稳定的谐振阻尼。由于电容器在每个开关周期的充电和放电,电容器的太大值会增加功率损耗。通常选择 Cs 比电路寄生电容大 3~4 倍。

除了谐振阻尼之外,RC 缓冲器还会略微增加开关波形的上升和下降时间。然而,缓冲电容的充电和放电会在开关转换期间产生额外的开关峰值电流尖峰,这可能会增加低频区域的 EMI。

放置 RC 缓冲器后,请务必检查电路的总功率损耗:转换器效率会下降,尤其是在高开关频率和高输入电压下。

RL 缓冲器阻尼

开关电路中抑制振铃的一种不太明显的方法是添加一个与谐振电路串联的 RL 缓冲器。带有 RL 缓冲器的降压转换器如图 11 所示。目的是在谐振电路中添加少量串联电阻,足以提供一些阻尼。由于开关电路的总电阻通常很低,这个阻尼电阻 Rs 也可以很低,大约为 1Ω 或更小。选择电感器 Ls 以在低于谐振的频率下提供低阻抗,基本上是为了在低频范围内短路阻尼电阻。由于振铃频率通常很高,因此所需的电感器也可以很小,大约为几 nH,这可以通过几毫米的薄 PCB 走线来实现,所以它不会显着增加循环面积。也可以使用与 Rs 平行的非常小的珠子来代替 Ls;在这种情况下,磁珠必须在远低于谐振频率的频率下具有低阻抗,并且必须具有足够的电流额定值以用于输入 RMS 电流。

pYYBAGJfvyWAI8aMAABXdGrjoq4907.jpg?file=preview.png

图 11

RL 缓冲器最好放置在靠近功率级输入节点的位置。RL 缓冲器的一个缺点是它会在高频区域的开关环路中产生阻抗 Rs。在非常快速的开关转换期间,开关电流脉冲将在 Rs 上产生一个短电压毛刺,从而在功率级输入节点上产生一个小电压毛刺。如果此 VIN 电压毛刺达到过高或过低的值,则可能会影响功率级开关或 IC 操作。添加 RL 缓冲器时,请务必在最大负载切换期间检查 VIN 节点上的电压毛刺。

6. 实例

本章展示了降压转换器设计的几个方面对 EMI 的影响。我们使用RT7297C HZSP,这是一款灵活的 800kHz、3A 电流模式降压转换器,采用 PSOP-8 封装,在 12V – 3.3V/3A 应用中进行了测试。测试装置的示意图如图 12 所示。

pYYBAGJfvyeAaYv0AAD5U0HeJkg069.jpg?file=preview.png

图 12

测试板有两种版本:一种带有全铜接地层,另一种没有接地层。

该板具有多个选项,例如 LC 输入滤波器、不同的输入电容器放置、Rboot 和 RC 缓冲器选项以及输出 LC 滤波器选项。具有不同选项的测试布局如图 13 所示。

poYBAGJfvymAT_54AADKlSy5Ha0275.jpg?file=preview.png

图 13:EMI 测试板

测试测量设置如图 14 所示。

poYBAGJfvyuAU6DcAACptnLwap4838.jpg?file=preview.png

图 14

当被测板放置在实验室桌面上时,PCB 电流回路和布线将向环境辐射 HF 能量。

这种辐射会作为电源线中的高频共模电流返回电路板。参见图 15。电源引线中的高频共模电流基本上是来自电路板的组合辐射场电流,在做实验时可以用作辐射发射的指示。

pYYBAGJfvyyASyn2AADXBOVFZLk219.jpg?file=preview.png

图 15:场辐射引起的共模电流

转换器的输入电源由 3S (~12V) 锂离子电池提供,独立于其他实验室设备。电池引线两端有一个电解电容器,以消除由于电池电感引起的谐振。

转换器负载是一个 1Ω 电阻器与一个 10µF MLCC 电容器并联。这为高频低阻抗转换器提供了 3A 负载。

电池端输入线的地线通过 100Ω 连接到实验室工作台地。这为电路提供了一个接地参考,其阻抗类似于 EMC 测量 LISN 网络

自制的 EMI 电流测量工具(见 第 8 章)可以放置在电源输入和输出线中。在本报告中,我们使用示波器查看测量的 HF 电流信号,该信号将显示转换器开关转换期间的高频毛刺。对于这些重复的开关信号,可以让示波器计算噪声信号的FFT,来查看被测电流的频率成分。尽管这不如频谱分析仪准确,但它对于简单电路的实验和判断仍然非常有用。

输入电容放置

实验一:Cin 远离 IC

图 16 中的布局显示了输入电容器的错误放置,导致开关环路具有大量寄生电感。(布局有一些额外的间隙以增加循环区域)

poYBAGJfvy6AHucaAADfSSsuaX4966.jpg?file=preview.png

图 16

我们首先通过测量输入线中的共模电流对辐射噪声进行一般检查

pYYBAGJfvzCAA7ZwAALsndK_OOQ623.jpg?file=preview.png

图 17:输入线中的共模电流测量

图 17 右侧显示共模电流极高,并延伸到很宽的频带。

我们可以通过使用环形天线搜索 PCB 上的辐射场来检查共模电流的来源。当环形天线工具放在输入环路上方时,示波器在 Cin 环路上方高达 200MHz 的中低频范围内显示大量辐射噪声,见图 18。

我们还看到开关波形有很大的过冲和振铃,实际上超过了 IC 额定电压。因此,输入电容放置不当会导致高辐射和大波形振铃。

poYBAGJfvzKAbLhvAAJruYga2u0347.jpg?file=preview.png

图 18:测量单面 PCB 上大 C IN环路的辐射场

如果我们在底部有接地层的电路板上进行相同的测量,可以看出带有接地层的大 Cin 环路的辐射远低于单面板的辐射。带有接地层的电路板中的开关振铃也略低,见图 19。

pYYBAGJfvzSABa1OAAI_pfvxi1w333.jpg?file=preview.png

图 19:带接地层的双面 PCB 上的大 C IN环路

来自大环路的 HF 磁场在底部接地平面中产生涡流,从而产生相反方向的磁场,部分抵消了原始磁场。接地层离环路越近,它就越有效。

实验 2:Cin 更靠近 IC。

我们继续使用单面 PCB,并将 Cin 电容器放置在靠近 IC 的位置,从而使 Cin 回路更小。见图 20。

poYBAGJfvzWAOhCPAADi7radhk0076.jpg?file=preview.png

图 20:更好的 C IN布局

开关过冲和振铃降低了约 50%,辐射发射下降了约 10dB。

频段现在扩展到 300MHz 范围。

poYBAGJfvzeACB1qAAJj7FeYVbE079.jpg?file=preview.png

图 21

重要的是要认识到更好地放置 Cin 将改善开关波形过冲和振铃并减少 HF 辐射。

在RT7297C HZSP 中,散热焊盘没有连接到裸片,因此与散热焊盘的布局铜连接不会缩短 Cin 环路。高侧和低侧 MOSFET 通过多条焊线连接到 VIN 和 GND 引脚。所以最短的循环是通过这两个引脚。

pYYBAGJfvziAZWmiAACV8vmlXcI376.jpg?file=preview.png

实验 3:在 IC VIN 和 GND 引脚之间直接添加一个额外的 10nF 小电容。

图 22 显示了放置:Cin 回路现在基本上由 IC 引脚、键合线和 0603 电容器尺寸决定。

poYBAGJfvzqAPxuuAAFH64MH6e0136.jpg?file=preview.png

图 22

开关波形过冲实际上已经消失,但出现了较低频率的振铃。

测量回路必须放置在更靠近 PCB 的位置:高频噪声消失了,但在 25MHz 附近的低频区域有一个很大的峰值。

poYBAGJfvzyAQ8FkAAJgp97xnr0905.jpg?file=preview.png

图 23:在 ic GND 和 VIN 引脚之间添加单个 10nF 0603

低频谐振是两个电容器并联在不同回路中具有不同谐振的结果。这通常发生在 EMI 故障排除期间,应识别环路和谐振。在这种情况下,10nF 与 4nH 寄生电感(约 3mm 导体长度)谐振,产生 25MHz 谐振。谐振回路是带有 IC 引脚、键合线和布局走线的小型 0603 电容器,形成一个长度约为 3mm 的回路。

解决方案可以通过添加一个 ESR 稍高的 1206 22µF 大电容与 10nF 小电容并联来找到。

具有最佳 Cin 电容器位置的布局如图 24 所示。

pYYBAGJfvz2ABxEEAADRff5Sg_0370.jpg?file=preview.png

图 24

采用上述方案,单面板开关波形过冲基本消失,环形天线的辐射噪声拾取也非常低;FFT 波形主要处于本底噪声水平。

pYYBAGJfv0CAGr1eAACIALSeB1E320.jpg?file=preview.png

图 25:具有最短 C IN 循环的最终解决方案

如果我们现在用 HF 电流探头测量输入线中的共模电流,我们会看到共模噪声下降了很多,与第一次测量相比,在某些频率下下降了 30dB 以上。这意味着现在电路板的总辐射水平非常低。

poYBAGJfv0KAUfOfAANlSpGBDeU580.jpg?file=preview.png

图 26:最终解决方案共模测量

输入电源线滤波

输入电源线中的高频电流包括差模电流和共模电流。可以通过最小化电路板布局中高 dI/dt 电流环路的面积来降低共模噪声。输入线差模电流有不同的来源。可以用自制的电流探头将+和-线以相反方向穿过磁芯进行测量,如下图27所示:

pYYBAGJfv0SAT76iAAO5ZhRdvn4710.jpg?file=preview.png

图 27:差模电流测量

我们测量的差分电流是由降压转换器脉冲输入电流通过输入电容器引起的,如果输入电容器包含在回路中,则会导致输入电容器的电容和 ESR 和布局 ESL 上出现电压降。该电压降导致输入电源线中的差模电流。

可以通过增加输入电容来减小这种差模电流,但是在输入线中添加一个小的 LC 滤波器会更有效,如图 28 右侧所示。

poYBAGJfv0aAVfDwAAD8cClI5m4531.jpg?file=preview.png

图 28:输入过滤

没有额外的输入过滤器带输入滤波器 10µF 1206 MLCC + 0603 磁珠 2A BLM18PG121SN1带输入滤波器 10µF 1206 MLCC + 1µH 电感 LQH3NPN1R0 1.5A

pYYBAGJfv0iAahUJAAGepOBikDE964.jpg?file=preview.png

图 29

从图 29 可以看出,添加一个磁珠 + 电容器将去除除 800kHz 基波之外的所有高频;使用 1µH 电感 + 电容将消除包括基波在内的所有差模噪声。

输出线滤波

在测量输出电源中的差模时,由于没有高 dI/dt 的连续输出电流,高频成分并不多。然而,高达 30MHz 左右的低频噪声相当大。输出引线中的大部分差分电流是由经过输出电容的转换器电感纹波电流引起的,输出电容也有一定的 ESR。如图 30 所示,通过磁珠和 MLCC 电容器添加一个额外的 LC 滤波器将消除大部分差分噪声。

poYBAGJfv0qAWiydAAEm75Gq7_8329.jpg?file=preview.png

图 30:输出滤波

测量 3.3V 输出引线中的差模电流无需额外的输出滤波器带输出滤波器 22µF 1206 MLCC + 0603 磁珠 4A BLM18SG700TN1

pYYBAGJfv0uAeoigAAIaeWiSq5U155.jpg?file=preview.png

图 31

很多时候,一些电感杂散磁场也会耦合到输出环路中。

屏蔽电感器类型的杂散场低,不易耦合到输出环路。但在使用非屏蔽或半屏蔽电感的情况下,负载的输出环路面积需要最小化以避免杂散磁场耦合。

通过在自举电路和 RC 缓冲器中添加串联电阻来减少振铃。

在本实验中,我们使用带有输入电容器位置的双面电路板,如实验 2 所示。这种设置会从输入环路产生大量辐射。

poYBAGJfv0yAYZnYAAD1ix4r-mw188.jpg?file=preview.png

图 32

作为参考测量,输入电源共模电流是在没有 Rboot 或 RC 缓冲器的情况下测量的。开关波形显示 5V 过冲,振铃频率为 238MHz。电源线中的共模电流显示出相当大的高频噪声,见图 33。

poYBAGJfv06ARRg4AAFg_I-iuuo505.jpg?file=preview.png

图 33:参考测量开关波形和共模电流

RT7297C的高端 MOSFET (110mΩ) 相对较小,因此在自举电路中添加低值串联电阻的影响相对较小。发现 Rboot 需要超过 20Ω 才能看到开关波形的任何变化。下图显示了 0Ω 的原始波形(灰色参考)和添加 33Ω 串联电阻时的新波形,将过冲降低到 3V。这种变化对共模电流的影响非常小,在这个简单的测量设置中几乎无法测量。

pYYBAGJfv0-AW-oVAAAmGxjLeFs992.jpg?file=preview.png

图 34 : 添加 33Ω R启动前后的振铃

为了确定 RC 缓冲值,我们使用第 5 章中描述的方法 :

原始 f RING = 238MHz。加上 220pF 后,f RING变为 114MHz。因此,CP 为 220pF/3 = 73pF。

L P可以从 ; L P = 6.1nH。

pYYBAGJfv1CAdVISAAAFEtC3UXE170.png?file=preview.png

R S可以从 ; 当我们使用 ξ = 0.5 时,我们得到 R S = 9.1Ω,我们选择 8.2Ω

poYBAGJfv1KAZXkOAAAFhAkOTiE109.jpg?file=preview.png

C S选择 4xC P 并变为 330pF。

RC 缓冲器前的波形RC 缓冲器后的波形带缓冲器的共模

pYYBAGJfv1OAMXlJAAESj2ARVkM639.jpg?file=preview.png

图 35:RC 缓冲器对开关波形和共模电流的影响

添加 RC 缓冲器将降低 5dB 左右的高频范围内的共模电流。

上升沿干净无振铃下降沿变化不大

poYBAGJfv1SAB7PjAABJXRkH_Qg164.jpg?file=preview.png

图 36:两种解决方案的开关波形:RC 缓冲器 8.2Ω & 330p 和 33Ω R启动

poYBAGJfv1WAZlLbAABf_w4PInU961.jpg?file=preview.png

图 37 :添加snubber 和 R boot时的效率差异

可以看出,Rboot 对效率的影响很小,除了在较高负载时效率下降很小。

RC 缓冲器对效率的影响更大,尤其是在中低负载范围内,但仍然只有 1~2% max,这是可以接受的。应该注意的是,在更高开关频率和更高输入电压下工作的降压转换器在应用缓冲器时会显示出更高的损耗。

7. 降压转换器布局技巧

良好的降压转换器布局始于良好的关键组件放置位置规划。

1. 在对噪声敏感的应用中,选择采用小型、低电感倒装芯片封装的降压转换器。

poYBAGJfv1aAOZk2AAEHoVsXkc4446.jpg?file=preview.png

图 38:不同的封装会给出不同的输入环路面积和杂散电感。

2. 确定开关回路的 VIN 和 GND 节点,并在这些节点之间尽可能靠近放置不同尺寸的输入电容,最靠近节点的最小电容。该输入开关环路承载非常高的 dI/dt 电流,应尽可能小。

poYBAGJfv1qAO-7eAAGA8whRL4E913.jpg?file=preview.png

图 39:不同输入电容布局的布局示例

3. 将输出电容接地放置在不与输入电容开关回路重叠的区域:这可能会在输出电压中产生额外的高频噪声。

pYYBAGJfv1yAXjEuAACyzJiyQoQ392.jpg?file=preview.png

图 40

4、开关节点和BOOT管脚的走线带有很高的dV/dt电压,会引起一定的电场辐射,所以走线的覆铜面积要保持相对较小,并远离其他敏感信号。

5、转换器小信号部分应远离大功率开关部分。小信号部分的接地最好是干净的低噪声接地点。请勿在 VIN 去耦电流或输出纹波电流流过的区域将小信号部分接地,参见图 41 左侧。

poYBAGJfv1-AfbT_AADY7JfoERY817.jpg?file=preview.png

图 41

6. 不要在关键回路的元件布局中使用热释放,它们会产生额外的电感

参见图 41 右侧。

7. 使用地平面时,尽量使这些平面保持在输入开关环路下方。任何在该区域切割接地层的走线都会降低接地层的有效性。信号过孔会在接地层上形成孔洞,同时也会增加阻抗。

8、过孔可以用来连接去耦电容和IC地到地平面,可以缩短环路。但请记住,过孔电感的范围为 0.1~0.5nH(取决于过孔厚度和过孔长度),并且可能会增加总环路电感。应使用多个过孔来实现较低阻抗的连接。

pYYBAGJfv2GAdrQSAANFeLg4IrE311.jpg?file=preview.png

图 42

在上面的示例中,底部接地层的额外过孔对减少 Cin 环路没有太大帮助。但在顶层环路较长的其他情况下,通过通孔到接地层来减少环路面积是非常有效的。

9. 请注意,使用接地层作为回路电流的返回会使接地层产生噪声。您可以使用局部接地层进行隔离,并将其连接到噪声最低的点处的主接地。

10. 接地层越靠近辐射环路,其环路屏蔽效果就越强。在多层 PCB 中,将实心接地层放置在第 2 层,直接位于承载高功率电流的顶层下方。

11. 非屏蔽电感会产生大量的杂散磁场,这些杂散磁场会辐射到其他回路或滤波元件中。对噪声敏感的应用应使用半屏蔽或全屏蔽电感,敏感信号和环路应远离电感。

8. 您可以自己构建的简单 EMI 探测工具

测量 EMI 合规性通常意味着您必须将原型产品带到 EMI 设施进行测试。这些通常是消声室中的 3m 站点,具有使用天线和昂贵的测量接收器的特殊测量设置。测量数据显示了完整设置的最终结果,但从这些 3m 测量中找出特定辐射频率发射的根本原因并不总是那么容易。

可以在实验室环境中对原型产品进行一些基本的 EMI 测量,并单独检查系统模块。这些测量通常是近场(测量距离 《 0.16λ),因此要测量源自电流回路的辐射,您需要一个小型环形天线来测量高频磁场。使用一根细长的 50Ω 同轴电缆可以很容易地自己制作一个小型电屏蔽环形天线:参见图 43。

pYYBAGJfv2OAABfuAACi7AweAS4104.jpg?file=preview.png

图 43:环形天线结构

环形天线可以连接到频谱分析仪,通过在应用程序的 PCB 上移动环形天线,您可以看到哪些区域会发射大量高频磁场。您还可以将环形天线连接到示波器(以 50Ω 端接),示波器将显示 PCB 某些区域的开关噪声水平。通过将环路保持在固定的距离和位置,并对电路/PCB 环路进行一些更改,您可以检查辐射噪声水平是否会增加或减少。

由于电源线的辐射对 EMI 水平有很大影响,因此您还可以测量布线中的高频电流。并非所有电流探头都有足够的带宽来突出 EMI,但 EMI 铁氧体磁芯上的几个绕组将形成一个高频电流互感器。构造类似于环路工具,但现在环路围绕铁氧体磁芯转了 3 圈。参见图 44。

poYBAGJfv2SAKag_AAB8bXNsgEM056.jpg?file=preview.png

图 44:高频电流探头结构

现在可以通过将电缆穿过铁氧体磁芯来测量电缆中的高频电流。电流互感器输出可以连接到频谱分析仪或示波器(端接 50Ω)。

为了避免共模电流从被测设备流到测量设备,建议在电缆中添加一个共模扼流圈:这可以通过在电缆中放置一个带有几个绕组的夹式 EMI 磁芯来实现。分析仪。

poYBAGJfv2eAE5DPAAIhdwNIJSQ867.jpg?file=preview.png

图 45

将正极和负极电源线沿相同方向通过磁芯将测量电源线中的共模电流。反转一根线的方向将测量差模电流,参见图 45。

另一个方便的工具是电流嗅探器。它是一种开芯的微型电流互感器,见图 46。它可用于测量铜迹线或元件引脚中的高频电流。

pYYBAGJfv2qAD6FHAACAF5KkQHQ265.jpg?file=preview.png

图 46:电流吸枪探头结构

建立自己有点困难。您可以从一个小的两孔铁氧体磁珠研磨开芯并添加大约 4~5 个绕组,然后将绕组连接到同轴电缆。最好将磁芯放置在屏蔽开口中。使用此工具时,您应该知道它也可以拾取一些电场。要确定测量结果是磁场拾取还是电场拾取,可以将工具在迹线上旋转 90 度。磁场测量将几乎减少到零,电场拾取几乎不会改变。

poYBAGJfv22Ab9BEAATrbuBXO-o382.jpg?file=preview.png

图 47:当前吸枪探头的使用

电流嗅探探头可让您检查各种高频电流如何流过电路板和元件引线。它甚至可以显示电流如何流过铜平面:您会发现铜平面中的高频电流会选择最短路径。也可以测量接地层中的涡流。

本文档中的所有测量均使用此处描述的工具进行。

9. 结论

解决 EMI 可能很复杂,尤其是在不知道辐射源的完整系统中。对开关转换器中的关键高频信号和环路、元件和更高频率下的布局行为有一些基本知识,并使用一些简单的自制工具,可以排除 EMI 故障、查明辐射源并找到低成本解决方案以减少辐射。

降压转换器的主要辐射源是转换器输入开关回路,而这个回路应该是第一个焦点。具有不同封装结构的开关转换器可以在寻找最佳元件放置以实现最低 EMI 辐射方面发挥作用。

降低转换器开关速度有助于降低 EMI,但这不应该是降低 EMI 的首要措施。只要接地层是实心的并且尽可能靠近辐射环路,通过接地层进行屏蔽是有效的。输入和输出电源引线的滤波有助于降低传导 EMI 水平。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • emi
    emi
    +关注

    关注

    53

    文章

    3410

    浏览量

    125391
  • 降压转换器
    +关注

    关注

    6

    文章

    863

    浏览量

    86106
收藏 人收藏

    评论

    相关推荐

    #电路知识 #电路分析 IT LMR16030 非同步降压转换器EMI

    电源emi拓扑结构降压转换器同步降压
    电子技术那些事儿
    发布于 :2022年08月20日 09:13:42

    如何使用转换速率控制EMI

    许多工业和汽车应用中都使用了同步降压转换器电源拓扑结构;此类应用还要求具有低传导放射和辐射放射特性,以确保电源不会干扰共用同一条总线的其它设备(输入电压 [VIN])。例如,在汽车信息娱乐系统
    发表于 08-31 19:55

    可消除高性能DAQ系统EMI影响的降压转换器包括BOM及层图

    描述TIDA-01054 参考设计采用 LM53635 降压转换器,可帮助消除 EMI 对高于 16 位的数据采集 (DAQ) 系统的性能降低影响。借助该
    发表于 10-18 15:09

    采用4开关降压-升压转换器的USB供电设计

    降低整个转换器的可靠性。然后,这一问题在4开关降压-升压转换器翻了一番,因为它有两个阶段——降压
    发表于 10-30 09:05

    AC/DC非隔离型降压转换器的设计案例概要

    连续模式和续模式电源IC的选择和设计案例主要元器件的选型输入电容器:输入电容器C1与VCC用电容器C2电感L1电流检测电阻R1输出电容器C5输出整流二极管D4EMI对策实装PCB板布局与总结关键要点:・非隔离型AC/DC转换器的设计解说・被称为二极管整流或非同步整流方式的
    发表于 11-27 17:04

    降压转换器的基本工作及不连续模式和续模式

    转换器,是在DC/DC转换器也使用的称呼。只是虽然说法较多,但以往的标准型降压转换器为二极管整流式(非同步式)的,因此存在习惯性地将二极管
    发表于 11-30 11:39

    混合转换器简化了数据中心和电信系统的48 V / 54 V降压转换

    来减小电感尺寸,但是这会降低转换器效率,因为与开关相关的损耗会导致不可接受的热应力。与传统的基于电感的降压转换器相比,开关电容
    发表于 04-16 18:27

    开关电源EMI的来源及降低EMI的方法

    可消耗开关节点振铃的能量,但需要知道附加组件的振铃频率和正确计算。这种方法同样会降低开关电源的效率。电流路径的寄生电感和电容对于同步降压转换器,每个IC架构会产生不同强度的噪声,表现
    发表于 06-03 00:53

    汽车降低开关电源的EMI至关重要

    汽车需低 EMI 同步降压转换器
    发表于 07-16 06:27

    基于4开关降压升压转换器的USB供电设计

    降低整个转换器的可靠性。然后,这一问题在4开关降压-升压转换器翻了一番,因为它有两个阶段——降压
    发表于 07-16 06:44

    反向降压-升压转换器布局方式概述

    转换器降压变换的切换电流流动路径的差异——虽然至关重要——不容易理解。图1显示了降压转换器和反向降压
    发表于 08-12 04:45

    EMI同步降压转换器在汽车设计的应用

    汽车设计需要低 EMI 同步降压转换器
    发表于 09-29 14:22

    消除Buck转换器EMI问题

    的使用,要想找出辐射源和降低辐射的低成本解决方案,从而轻松的解决EMI问题是有可能的。Buck转换器的主要辐射源是转换器的输入切换回路,它
    发表于 08-10 09:34

    基于4开关降压升压转换器的USB供电设计

    降低整个转换器的可靠性。然后,这一问题在4开关降压-升压转换器翻了一番,因为它有两个阶段――降压
    发表于 10-30 09:04

    使用多相降压转换器和单相转换器的好处

    了印刷电路板或者某个特定组件上的热点。实际上,二相降压转换器让 FET 和电感的 RMS-电流功耗降低了一半。相交错还可以降低传导损耗。 图 1 二相
    发表于 11-23 06:04