0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

集成电路的制造过程工艺

芯片工艺技术 来源:芯片工艺技术 作者:半导体激光芯片技 2021-09-22 09:41 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

集成电路的制造过程中,掺杂是很重要的一步。

掺杂就在芯片工艺段里面

掺杂是什么意思,硅片本身载流子浓度很低,需要导电的话,就需要有空穴或者电子,因此引入其他三五族元素,诱导出更多的空穴和电子,形成P型或者N型半导体

掺杂定义:就是用人为的方法,将所需的杂质(如磷、硼等),以一定的方式掺入到半导体基片规定的区域内,并达到规定的数量和符合要求的分布,以达到改变材料电学性质、制作PN结、集成电路的电阻器、互联线的目的。

掺杂的主要形式:注入和扩散

提到掺杂就要有退火,热处理、其他地方也有叫淬火。

Ø退火:也叫热处理,集成电路工艺中所有的在氮气等不

活泼气氛中进行的热处理过程都可以称为退火。

Ø目的:激活杂质

消除损伤

结构释放后消除残余应力

Ø退火方式:

炉退火

快速退火

Ø扩散的定义:在一定温度下杂质原子具有一定能量,能够克服阻力进入半导体并在其中做缓慢的迁移运动。Ø形式:替代式扩散和间隙式扩散

恒定表面浓度扩散和再分布扩散

Ø替位式扩散:杂质离子占据硅原子的位:ØⅢ、Ⅴ族元素Ø一般要在很高的温度(950~1280℃)下进行Ø磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数,可以利用氧化层作为杂质扩散的掩蔽层Ø间隙式扩散:杂质离子位于晶格间隙:ØNa、K、Fe、Cu、Au 等元素Ø扩散系数要比替位式扩散大6~7个数量级

扩散工艺主要参数

Ø结深:当用与衬底导电类型相反的杂质进行扩散时,在硅片内扩散杂质浓度与衬底原有杂质浓度相等的地方就形成了pn结,结距扩散表面的距离叫结深。Ø薄层电阻Rs(方块电阻)Ø表面浓度:扩散层表面的杂质浓度。

扩散的适用数学模型是Fick定律

c4280d90-1630-11ec-8fb8-12bb97331649.png

式中:

F 为掺入量

D 为扩散率

N 每单位基底体积中掺入浓度

扩散方式

Ø液态源扩散:利用保护气体携带杂质蒸汽进入反应室,在高温下分解并与硅表面发生反应,产生杂质原子,杂质原子向硅内部扩散。Ø固态源扩散:固态源在高温下汽化、活化后与硅表面反应,杂质分子进入硅表面并向内部扩散。

液态源扩散

硼B

Ø扩散源:硼酸三甲酯,硼酸三丙酯等Ø扩散原理:硼酸三甲酯500°C分解后与硅反应,在硅片表面形成硼硅玻璃,硼原子继续向内部扩散,形成扩散层。

Ø扩散系统:N2气源、纯化、扩散源、扩散炉Ø扩散工艺:预沉积,去BSG,再分布Ø工艺条件对扩散结果的影响Ø气体流量、杂质源、温度

磷P

Ø扩散源:POCl3,PCl3,PBr3等Ø扩散原理:三氯氧磷600°C分解后与硅反应,在硅片表面形成磷硅玻璃,磷原子继续向内部扩散,形成扩散层。Ø扩散系统:O2和N2气源、纯化、扩散源、源冷却系统、扩散炉Ø扩散工艺:预沉积,去PSG,再分布

固态源扩散

Ø箱法B扩散

B2O3或BN源,石英密封箱

Ø片状BN扩散

氧气活化,氮气保护,石英管和石英

舟,预沉积和再分布

Ø片状P扩散

扩散源为偏磷酸铝和焦磷酸硅

Ø固-固扩散(乳胶源扩散)

扩散炉

c4a8ce30-1630-11ec-8fb8-12bb97331649.png

质量分析

Ø1.硅片表面不良:表面合金点;表面黑点或白雾;表面凸起物;表面氧化层颜色不一致;硅片表面滑移线或硅片弯曲;硅片表面划伤,边缘缺损,或硅片开裂等Ø2.漏电电流大:表面沾污引起的表面漏电;氧化层的缺陷破坏了氧化层在杂质扩散时的掩蔽作用和氧化层在电路中的绝缘作用而导电;硅片的缺陷引起杂质扩散时产生管道击穿。Ø3.薄层电阻偏差Ø4.器件特性异常:击穿电压异常;hFE异常;稳压二极管稳压值异常。

工艺控制

Ø污染控制:颗粒、有机物、薄膜、金属离子Ø污染来源:操作者,清洗过程,高温处理,工具Ø• 参量控制:温度,时间,气体流量(影响最大?)Ø1.温度控制:源温、硅片温度、升温降温、测温Ø2.时间:进舟出舟自动化, 试片Ø3.气体流量:流量稳定,可重复性,假片

离子注入

•定义:将掺杂剂通过离子注入机的离化、加速和质量分析,成为一束由所需杂质离子组成的高能离子流而投射入晶片(俗称靶)内部,并通过逐点扫描完成整块晶片的注入•掺杂深度由注入杂质离子的能量和质量决定•掺杂浓度由注入杂质离子的数目(剂量)决定 。

离子注入的优点:

Ø掺杂的均匀性好Ø温度低:小于600℃Ø可以精确控制杂质分布Ø可以注入各种各样的元素Ø横向扩展比扩散要小得多Ø可以对化合物半导体进行掺杂。

Ø特点:横向效应小,但结深浅;杂质量可控;晶格缺陷多Ø基本原理:杂质原子经高能粒子轰击离子化后经电场加速轰击硅片表面,形成注入层Ø装置:离子源、聚焦、分析器、加速管、扫描、偏转、靶室、真空系统

硅中常用掺杂剂的离子注入

c4d53376-1630-11ec-8fb8-12bb97331649.png

离子注入以往的文章里面介绍过,这儿就不多复习了。明天深圳光博会开始了,欢迎大家来深圳参加。明天走起遛遛

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53534

    浏览量

    459018
  • 集成电路
    +关注

    关注

    5446

    文章

    12465

    浏览量

    372674
  • 工艺
    +关注

    关注

    4

    文章

    708

    浏览量

    30110

原文标题:集成电路掺杂工艺

文章出处:【微信号:dingg6602,微信公众号:芯片工艺技术】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    集成电路制造中薄膜刻蚀的概念和工艺流程

    薄膜刻蚀与薄膜淀积是集成电路制造中功能相反的核心工艺:若将薄膜淀积视为 “加法工艺”(通过材料堆积形成薄膜),则薄膜刻蚀可称为 “减法工艺
    的头像 发表于 10-16 16:25 2586次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>制造</b>中薄膜刻蚀的概念和<b class='flag-5'>工艺</b>流程

    PDK在集成电路领域的定义、组成和作用

    PDK(Process Design Kit,工艺设计套件)是集成电路设计流程中的重要工具包,它为设计团队提供了与特定制造工艺节点相关的设计信息。PDK 是
    的头像 发表于 09-08 09:56 1263次阅读

    CMOS超大规模集成电路制造工艺流程的基础知识

    本节将介绍 CMOS 超大规模集成电路制造工艺流程的基础知识,重点将放在工艺流程的概要和不同工艺步骤对器件及
    的头像 发表于 06-04 15:01 1896次阅读
    CMOS超大规模<b class='flag-5'>集成电路</b><b class='flag-5'>制造</b><b class='flag-5'>工艺</b>流程的基础知识

    探秘 12 寸集成电路制造洁净室的防震 “魔法”

    在科技飞速发展的今天,集成电路作为现代电子设备的核心,其制造工艺的精度和复杂性达到了令人惊叹的程度。12寸集成电路制造洁净室,作为生产高精度
    的头像 发表于 04-14 09:19 542次阅读
    探秘 12 寸<b class='flag-5'>集成电路</b><b class='flag-5'>制造</b>洁净室的防震 “魔法”

    CMOS集成电路的基本制造工艺

    本文主要介绍CMOS集成电路基本制造工艺,特别聚焦于0.18μm工艺节点及其前后的变化,分述如下:前段工序(FrontEnd);0.18μmCMOS前段工序详解;0.18μmCMOS后
    的头像 发表于 03-20 14:12 3655次阅读
    CMOS<b class='flag-5'>集成电路</b>的基本<b class='flag-5'>制造</b><b class='flag-5'>工艺</b>

    集成电路前段工艺的可靠性研究

    在之前的文章中我们已经对集成电路工艺的可靠性进行了简单的概述,本文将进一步探讨集成电路前段工艺可靠性。
    的头像 发表于 03-18 16:08 1479次阅读
    <b class='flag-5'>集成电路</b>前段<b class='flag-5'>工艺</b>的可靠性研究

    集成电路制造中的电镀工艺介绍

    本文介绍了集成电路制造工艺中的电镀工艺的概念、应用和工艺流程。
    的头像 发表于 03-13 14:48 2016次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>制造</b>中的电镀<b class='flag-5'>工艺</b>介绍

    集成电路制造工艺中的High-K材料介绍

    本文介绍了在集成电路制造工艺中的High-K材料的特点、重要性、优势,以及工艺流程和面临的挑战。
    的头像 发表于 03-12 17:00 2247次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>制造</b><b class='flag-5'>工艺</b>中的High-K材料介绍

    集成电路制造中的划片工艺介绍

    本文概述了集成电路制造中的划片工艺,介绍了划片工艺的种类、步骤和面临的挑战。
    的头像 发表于 03-12 16:57 2563次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>制造</b>中的划片<b class='flag-5'>工艺</b>介绍

    集成电路工艺中的金属介绍

    本文介绍了集成电路工艺中的金属。 集成电路工艺中的金属 概述 在芯片制造领域,金属化这一关键环节指的是在芯片表面覆盖一层金属。除了部分起到辅
    的头像 发表于 02-12 09:31 2385次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>工艺</b>中的金属介绍

    泊苏定制化半导体防震基座在集成电路制造中的重要性

    集成电路制造领域,随着制程工艺不断向纳米级迈进,对生产环境的稳定性和设备运行的精度要求达到了前所未有的高度。泊苏定制化半导体防震基座应运而生,凭借其独特的设计和卓越的性能,在集成电路
    的头像 发表于 01-24 15:44 1156次阅读
    泊苏定制化半导体防震基座在<b class='flag-5'>集成电路</b><b class='flag-5'>制造</b>中的重要性

    集成电路外延片详解:构成、工艺与应用的全方位剖析

    集成电路是现代电子技术的基石,而外延片作为集成电路制造过程中的关键材料,其性能和质量直接影响着最终芯片的性能和可靠性。本文将深入探讨集成电路
    的头像 发表于 01-24 11:01 2013次阅读
    <b class='flag-5'>集成电路</b>外延片详解:构成、<b class='flag-5'>工艺</b>与应用的全方位剖析

    集成电路新突破:HKMG工艺引领性能革命

    Gate,简称HKMG)工艺。HKMG工艺作为现代集成电路制造中的关键技术之一,对提升芯片性能、降低功耗具有重要意义。本文将详细介绍HKMG工艺
    的头像 发表于 01-22 12:57 3219次阅读
    <b class='flag-5'>集成电路</b>新突破:HKMG<b class='flag-5'>工艺</b>引领性能革命

    集成电路制造中良率损失来源及分类

    所需的工艺窗口范围内。这些窗口可能包括缺陷密度范围或薄膜厚度的最大与最小可接受值等。由于集成电路制造过程极为复杂,涉及数千个步骤,任何一个环节的微小失误都可能严重影响最终产品的功能,甚
    的头像 发表于 01-20 13:54 1789次阅读
    <b class='flag-5'>集成电路</b><b class='flag-5'>制造</b>中良率损失来源及分类

    【「大话芯片制造」阅读体验】+ 芯片制造过程和生产工艺

    今天阅读了最感兴趣的部分——芯片制造过程章节,可以用下图概括: 芯片的制造工序可分为前道工序和后道工序。前道工序占整个芯片制造80%的工作量,由数百道
    发表于 12-30 18:15