0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

vivado2017.4生成比特流失败报错信息

电子设计 来源:电子设计 作者:电子设计 2022-02-08 14:10 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

作者:watchmanZYNQ微信公众号

出现问题以及分析
vivado2017.4生成比特流失败,报错信息:

o4YBAGAJ7P2AGHK6AALeKBXqH6A420.png

[Drc 23-20]规则违反(NSTD-1)未指定的I/O标准,-142个逻辑端口中有4个使用I/O标准(IOSTANDARD)值“ DEFAULT”,而不是用户分配的特定值。

这可能会导致I/O争用或与电路板电源或连接性不兼容,从而影响性能,信号完整性,或者在极端情况下会损坏设备或所连接的组件。

若要更正此冲突,请指定所有I/O标准。除非所有逻辑端口都定义了用户指定的I/O标准值,否则此设计将无法生成位流。

要允许使用未指定的I/O标准值创建位流(不建议),请使用以下命令:set_property SEVERITY {Warning} [get_drc_checks NSTD-1].NOTE

pIYBAGAJ7TyAaFHYAAEXJRtoS3s932.png

使用Vivado Runs基础结构时(例如,launch_runs Tcl命令),请将此命令添加到.tcl文件,并将该文件作为执行运行的write_bitstream步骤的预钩添加。

问题端口:USBIND_0_port_indctl [1:0],USBIND_0_vbus_pwrfault,USBIND_0_vbus_pwrselect。

解决办法:
新建记事本,添加以下三句:

1set_property SEVERITY {Warning} [get_drc_checks NSTD-1] 2 3set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1] 4 5set_property SEVERITY {Warning} [get_drc_checks UCIO-1]

重命名为 name.tcl文件(确定后缀格式有效)

在进入vivado软件,在generate bitstream 界面如下,右键进入setting

o4YBAGAJ7e2AEyAhAAGVeJPpDUU242.png

点击tcl.pre

o4YBAGAJ7jGANC9mAAMx-jYyaFQ739.png

选中刚才配置的name.tcl

点击OK,就行了,之后就可以成功生成bit流了。

审核编辑:何安

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Vivado
    +关注

    关注

    19

    文章

    846

    浏览量

    70474
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    请问如何在e203中安装linux操作系统?

    本人用的板子是Xilinx的XC7A100TFGG484-2L,编译软件是vivado2017.4。目前比特流已经成功生成,我已经把其固化进了板子中。现在的我想在我固化后的板子里面装一个linux操作系统,应该如何做?
    发表于 11-07 07:32

    Windows系统下用vivado将电路烧写到MCU200T板载FLASH的方法

    在Windows操作系统下使用vivado将设计的电路烧写到MCU200T开发板上的FLASH中的方法。通过将硬件电路的比特流文件烧写到板载FLASH内,开发板上电时将自动地从FLASH中读取比特流
    发表于 10-29 08:21

    RISC-V 蜂鸟E203在Arty A7 100T上的烧录与测试

    vivado工具下的Tools下Generatememory configuration file。FPGA比特流文件和bin文件直接放入,地址确认好。然后生成mcs文件。 最后
    发表于 10-28 06:26

    openocd failed with code (1)的一种解决办法

    开发板:DDR200T 根据教程https://doc.nucleisys.com/hbirdv2/ 通过vivado向fpga中下载完比特流文件之后,需要在NucleiStudio中对蜂鸟
    发表于 10-27 08:21

    E203移植genesys2(差分时钟板)生成比特流文件全过程

    在windows环境下实现移植流程,因为板子是差分时钟,在最初移植的过程中时序报告一直出错,经过调整分频设置之后可以成功生成bit文件。本文章带大家完成vivado阶段所有工作,从源代码到生成bit
    发表于 10-27 07:16

    Vivado中向FPGA的Flash烧录e203的方法

    首先导入、并配置好项目,完成项目的综合(SYNTHESIS)与实现(IMPLEMENTATION),查看有无错误与或警告信息,调整完成后,右键比特流生成(Generate Bitstream),选择
    发表于 10-23 08:28

    stm32f407ZGT6生成的bootloader打印的app分区偏移地址正常吗?

    stm32f407ZGT6生成的bootloader打印的app分区偏移地址正常吗?bootloader使用iot平台配置自动生成的,日志信息如下图
    发表于 08-15 08:24

    workbench6.3.2生成的代码,无法用pilot电机参数识别,无法通讯怎么解决?

    。NUCLEO-G474RE的跳线帽没动过(默认),X-NUCLO-IHM08M1改成了FOC的,按官方文件改了5处,下图可以看清。 打开workbench生成文件都是正常的。 然后打开keil5,也是都正常的 到
    发表于 06-09 06:03

    H500频谱分析仪自校准失败与自检报错:从诊断到修复完整方案

    近期山西某客户送修一台泰克H500手持频谱分析仪,报修故障是自检报错,第一LO锁定指示器失败,自校准失败。对仪器进行初步检测,故障与客户描述一致。
    的头像 发表于 05-15 16:23 638次阅读
    H500频谱分析仪自校准<b class='flag-5'>失败</b>与自检<b class='flag-5'>报错</b>:从诊断到修复完整方案

    workbench6.3.2生成的代码,无法用pilot电机参数识别,无法通讯怎么解决?

    。NUCLEO-G474RE的跳线帽没动过(默认),X-NUCLO-IHM08M1改成了FOC的,按官方文件改了5处,下图可以看清。 打开workbench生成文件都是正常的。 然后打开keil5,也是都正常的 到
    发表于 04-27 07:24

    是德N9040B频谱分析仪开机PCI报错、自校准失败维修

    近期山东某企业客户送修一台是德N9040B频谱分析仪,报修故障是开机PCI报错,进入测试界面自校准失败。对仪器进行初步检测,确定故障与客户报修一致。
    的头像 发表于 04-10 16:39 577次阅读
    是德N9040B频谱分析仪开机PCI<b class='flag-5'>报错</b>、自校准<b class='flag-5'>失败</b>维修

    使用DDS生成三个信号并在Vivado中实现低通滤波器

    本文使用 DDS 生成三个信号,并在 Vivado 中实现低通滤波器。低通滤波器将滤除相关信号。
    的头像 发表于 03-01 14:31 2444次阅读
    使用DDS<b class='flag-5'>生成</b>三个信号并在<b class='flag-5'>Vivado</b>中实现低通滤波器

    cmdgc5016生成的配置寄存器值居然没有变化,有人能解释下吗?

    最近在上手GC5016片子。配置文件用的是官网上下载的“tsin_r0_v1p1”,用以在4个通道上生成不同的输出频率。在配置时发现,我修改“tsin_r0_v1p1”文件中的fck值,cmdgc5016生成的配置寄存器值居然没有变化。有人能解释下吗??
    发表于 01-22 06:51

    DAC1280 TDATA引脚输入的比特流,怎么产生这个比特流,算法是什么?

    我想请问下关于DAC1280的TDATA引脚输入的比特流的问题: 1,怎么产生这个比特流,算法是什么? 2,怎么控制输出信号的频率? 对您的回答感激不尽,谢谢。
    发表于 01-06 06:21

    SRIO介绍及xilinx的vivado 2017.4生成srio例程代码解释

    1. 概述 本文是用于记录srio的学习情况,以及一些对xilinx的vivado 2017.4生成srio例程代码的解释。 2. 参考文件 《pg007_srio_gen2》 3. SRIO协议
    的头像 发表于 12-10 16:24 4464次阅读
    SRIO介绍及xilinx的<b class='flag-5'>vivado</b> <b class='flag-5'>2017.4</b>中<b class='flag-5'>生成</b>srio例程代码解释