SRAM与DRAM究竟有何区别？谁能成为存储技术杀手锏

随着微电子技术的迅猛发展，SRAM 逐渐呈现出高集成度、快速及低功耗的发展趋势。在半导体存储器的发展中，静态存储器(SRAM)由于其广泛的应用成为其中不可或缺的重要一员。近年来 SRAM 在改善系统性能、提高芯片可靠性、降低成本等方面都起到了积极的作用。

下面 EEworld 小编就带你详细了解一下到底什么是 SRAM。

在了解 SRAM 之前，有必要先说明一下 RAM。RAM 主要的作用就是存储代码和数据供 CPU 在需要的时候调用。但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用书架摆放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。对于 RAM 等存储器来说也是一样的，虽然存储的都是代表 0 和 1 的代码，但是不同的组合就是不同的数据。

让我们重新回到书和书架上来，如果有一个书架上有 10 行和 10 列格子（每行和每列都有 0-9 的编号），有 100 本书要存放在里面，那么我们使用一个行的编号＋一个列的编号就能确定某一本书的位置。在 RAM 存储器中也是利用了相似的原理。

现在让我们回到 RAM 存储器上，对于 RAM 存储器而言数据总线是用来传入数据或者传出数据的。因为存储器中的存储空间是如果前面提到的存放图书的书架一样通过一定的规则定义的，所以我们可以通过这个规则来把数据存放到存储器上相应的位置，而进行这种定位的工作就要依靠地址总线来实现了。

对于 CPU 来说，RAM 就像是一条长长的有很多空格的细线，每个空格都有一个唯一的地址与之相对应。如果 CPU 想要从 RAM 中调用数据，它首先需要给地址总线发送“编号”，请求搜索图书（数据），然后等待若干个时钟周期之后，数据总线就会把数据传输给 CPU。看图更直观一些：

小圆点代表 RAM 中的存储空间，每一个都有一个唯一的地址线同它相连。当地址解码器接收到地址总线的指令：“我要这本书”（地址数据）之后，它会根据这个数据定位 CPU 想要调用的数据所在位置，然后数据总线就会把其中的数据传送到 CPU。

下面该介绍一下今天的主角 SRAM：

SRAM——“Static RAM（静态随机存储器）”的简称，所谓“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。这里与我们常见的 DRAM 动态随机存储器不同，具体来看看有哪些区别：

SRAM VS DRAM
SRAM 不需要刷新电路即能保存它内部存储的数据。而 DRAM（Dynamic Random Access Memory）每隔一段时间，要刷新充电一次，否则内部的数据即会消失。因此 SRAM 具有较高的性能，功耗较小。

此外，SRAM 主要用于二级高速缓存（Level2 Cache）。它利用晶体管来存储数据。与 DRAM 相比，SRAM 的速度快，但在相同面积中 SRAM 的容量要比其他类型的内存小。

但是 SRAM 也有它的缺点，集成度较低，相同容量的 DRAM 内存可以设计为较小的体积，但是 SRAM 却需要很大的体积。同样面积的硅片可以做出更大容量的 DRAM，因此 SRAM 显得更贵。

还有，SRAM 的速度快但昂贵，一般用小容量 SRAM 作为更高速 CPU 和较低速 DRAM 之间的缓存。

总结一下：
SRAM 成本比较高

DRAM 成本较低（1 个场效应管加一个电容）

SRAM 存取速度比较快

DRAM 存取速度较慢（电容充放电时间）

SRAM 一般用在高速缓存中

DRAM 一般用在内存条里

SRAM 如何运作

刚才总结到了 SRAM 有着很特别的优点，你该好奇这家伙是怎样的运作过程？

一个 SRAM 单元通常由 4-6 只晶体管组成，当这个 SRAM 单元被赋予 0 或者 1 的状态之后，它会保持这个状态直到下次被赋予新的状态或者断电之后才会更改或者消失。SRAM 的速度相对比较快，且比较省电，但是存储 1bit 的信息需要 4-6 只晶体管制造成本可想而知，但 DRAM 只要 1 只晶体管就可以实现。

连接一下 SRAM 的结构，比较出名的是 6 场效应管组成一个存储 bit 单元的结构：

M1-6 表示 6 个晶体管，SRAM 中的每一个 bit 存储由 4 个场效应管 M1234 构成两个交叉耦合的反相器中。一个 SRAM 基本单元有 0、1 两个状态。

SRAM 基本单元由两个 CMOS 反相器组成，两个反相器的输入输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这实现了两个反相器输出状态的锁定、保存，即存储了一个位元的状态。

一般而言，每个基本单元的晶体管数量越少，其占用面积就会越小。由于硅晶圆生产成本相对固定，所以 SRAM 基本单元面积越小，在芯片上就可制造更多的位元存储，每个位元存储的成本就越低。

SRAM 工作原理相对比较简单，我们先看写 0 和写 1 操作。

写 0 操作

写 0 的时候，首先将 BL 输入 0 电平，（～BL）输入 1 电平。

然后，相应的 Word Line（WL）选通，则 M5 和 M6 将会被打开。

0 电平输入到 M1 和 M2 的 G 极控制端

1 电平输入到 M3 和 M4 的 G 极控制端

因为 M2 是 P 型管，高电平截止，低电平导通。而 M1 则相反，高电平导通，低电平截止。

所以在 0 电平的作用下，M1 将截止，M2 将打开。（～Q)点将会稳定在高电平。

同样，M3 和 M4 的控制端将会输入高电平，因 NP 管不同，M3 将会导通，而 M4 将会截止。Q 点将会稳定在低电平 0。

最后，关闭 M5 和 M6，内部 M1,M2,M3 和 M4 处在稳定状态，一个 bit 为 0 的数据就被锁存住了。

此时，在外部 VDD 不断电的情况下，这个内容将会一直保持。

下面通过动画来观察一下写 0 的过程。

写 1 操作

这里不再重复，大家可以自己推演一下过程。这里仍然提供写 1 过程动画。

读操作

读操作相对比较简单，只需要预充 BL 和（~BL）到某一高电平，然后打开 M5 和 M6，再通过差分放大器就能够读出其中锁存的内容。

SRAM 行业发展趋势
随着处理器日趋强大，尺寸越发精巧。然而更加强大的处理器需要缓存进行相应的改进。与此同时每一个新的工艺节点让增加嵌入式缓存变得艰巨起来。SRAM 的 6 晶体管架构(逻辑区通常包含 4 个晶体管 / 单元)意味着每平方厘米上的晶体管的数量将会非常多。这种极高的晶体管密度会造成很多问题，其中包括：

SER：软错误率;Processnode：工艺节点 soft：软错误

更易出现软错误：工艺节点从 130nm 缩小到 22nm 后，软错误率预计将增加 7 倍。

更低的成品率：由于位单元随着晶体管密度的增加而缩小，SRAM 区域更容易因工艺变化出现缺陷。这些缺陷将降低处理器芯片的总成品率。

更高的功耗：如果 SRAM 的位单元必需与逻辑位单元的大小相同，那么 SRAM 的晶体管就必须小于逻辑晶体管。较小的晶体管会导致泄露电流升高，从而增加待机功耗。

另一个技术发展趋势可穿戴电子产品的出现。对于智能手表、健身手环等可穿戴设备而言，尺寸和功耗是关键因素。由于电路板的空间有限，MCU 必须做得很小，而且必须能够使用便携式电池提供的微小电量运行。

片上缓存难以满足上述要求。未来的可穿戴设备将会拥有更多功能。因此片上缓存将无法满足要求，对外置缓存的需求将会升高。在所有存储器选项中，SRAM 最适合被用作外置缓存，因为它们的待机电流小于 DRAM，存取速度高于 DRAM 和闪存。

AI 、5G 渴望新内存材料的支持
对于所有类型的系统设计者来说，新兴存储技术都变得极为关键。AI 和物联网 IoT 芯片开始将它们用作嵌入式存储器。大型系统已经在改变其架构，以采用新兴的存储器来替代当今的标准存储器技术。这种过渡将挑战行业，但将带来巨大的竞争优势。

今天，业界仍在寻找通用存储器，随着 SoC 工艺进步设计复杂度增加，嵌入式 SRAM 也越来越多。在 40nm SoC 产品 SRAM 一般在 20Mbits 左右，当工艺发展到 28nm 时 SRAM 就增加到 100Mbits。如果考虑 AI 产品，SRAM 估计更多。如何更好的测试 SRAM 就成为量产测试的重中之重。这也是推理芯片的最佳方案，也是芯片设计者在设计中应该努力追求的目标。

为了应对这一市场变化，新兴存储器 PB 的发货量将比其它传统存储技术增长得更快，促使其营收增长到 360 亿美元。之所以会发生这种情况，很大程度上是因为这些新兴的存储器将占领当今主流技术（NOR 闪存，SRAM 和 DRAM）的既有市场份额。新存储器将取代分立存储芯片和 SoC 中的嵌入式存储器：包括 ASIC，微控制器，甚至是计算处理器中的缓存。

到 2030 年，3D XPoint 存储器收入将飙升至超过 250 亿美元，这主要是因为该技术的售价低于它所取代的 DRAM。这也解释了为什么离散 MRAM / STT-MRAM 芯片收入将增长到超过 100 亿美元，或者说是 2019 年 MRAM 收入的近 300 倍。此外，预计电阻 RAM（ReRAM）和 MRAM 将竞争取代 SoC 中的大量嵌入式 NOR 和 SRAM，从而推动更大规模的收入增长。

目前，尚不清楚哪种存储技术将成为这场战斗的赢家。相变存储器（PCM），ReRAM，铁电 RAM（FRAM），MRAM 和许多尚未成熟的技术，每种都有各自的竞争优势和劣势。目前处于竞争行列的有将近 100 家公司，这些公司包括芯片制造商、技术许可方、晶圆代工厂和工具和设备制造商，几乎覆盖了半导体供应链的每个环节。它们每家都有应对这一市场竞争和变化的方案以及规划。

如若某一天，某种通用存储器或杀手级存储器将能够同时替代 SRAM，DRAM 和闪存。在可预见的未来，虽然下一代存储技术仍然不能完全取代传统存储器，但它们可以结合存储器的传统优势来满足对利基市场的需求。

审核编辑黄昊宇