ZCU10中MPSoC对DDR复位信号设计
Xilinx的开发板ZCU102支持休眠到内存（suspend-to-ram）。休眠到内存时，DDR进入自刷新，MPSoC被关电，完全不耗电。唤醒时，MPSoC根据外部输入信号判断出不是上电启动而是休眠，就从DDR读出系统状态，恢复系统。
MPSoC启动时，它的DDR控制器会驱动DDR的复位信号，有可能破坏DDR里的数据。为了避免这种情况，需要对DDR复位信号进行特殊设计。
在开发板ZCU102上，DDR复位信号由外部单片机MSP430和MPSoC联合控制，两个的控制信号经过SN74AUC1G32（2输入或）再连接到DDR内存条。MSP430的信号有下拉，缺省情况下只由MPSoC控制DDR复位信号。如果需要支持休眠到内存（suspend-to-ram），MSP430控制I2C芯片输出高，相当于屏蔽了DDR复位功能，使DDR内存条一直不被复位。
下面是相关的原理图。DDR4_SODIMM_RESET_B信号连接到DDR内存条。ZYNQ_DDR4_SODIMM_RESET_B是从MPSoC来的信号。PS_DIMM_SUSPEND_EN来自于MSP430控制的I2C芯片TCA6416APWR。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
单片机
+关注
关注
6002文章
43987浏览量
620938 -
DDR
+关注
关注
9文章
678浏览量
64256 -
Xilinx
+关注
关注
70文章
2121浏览量
119395 -
MPSoC
+关注
关注
0文章
194浏览量
24115 -
复位信号
+关注
关注
0文章
50浏览量
6170
发布评论请先 登录
相关推荐
Zynq UltraScale + MPSoC USB 3.0 CDC器件类设计
Windows主机PC上测试LinuxZynq®UltraScale+™MPSoC USB 3.0通信设备类功能：将SD卡装入J100连接器中的ZCU102板打开电路板。在主机PC上启动已安装的UART
发表于 01-03 09:59
MPSoC UART接口无法正常连接
大家好，我似乎遇到了与MPSoC交互的UART接口问题。在遵循系统控制器GUI教程（XTP433）时，我似乎无法连接到MP。波特率设置为115200.当尝试设置Si5328频率时，软件超时且无法设置
发表于 10-09 07:03
为什么在Vivado（任何版本）中没有ZCU102的板级支持？
嗨，我刚收到一对闪亮的新ZCU102开发板。 MPSoC部分是一个“ES”，我认为是工程硅。这就是为什么在Vivado（任何版本）中没有ZCU102的板级支持？既然
发表于 10-11 09:02
为什么运行zcu102 swaccel-trd-2016-4会不起作用？
大家好当我在zcu102上运行Zynq UltraScale + MPSoC软件加速目标参考设计（swaccel-trd-2016-4）时，它会打印以下信息，并且在开机后显示器是黑色的！也许
发表于 10-14 09:41
请问Zynq Ultrascale + MPSOC本身是否存在问题？
ZCU102演示，DP-to-HDMI适配器目前无法开箱即用，即使将来也可能只支持一部分适配器。这需要更新的芯片版本和更多测试。”我想明白为什么会这样。1）Zynq Ultrascale + MPSOC
发表于 10-14 09:17
如何调试Zynq UltraScale+ MPSoC VCU DDR控制器
的普通问题，还是一个出现在正在使用 Zynq UltraScale+ MPSoC VCU DDR 控制器的地方的特殊问题。 DDR 性能： 对于性能问题，可将板上的性能与 ZCU1
发表于 01-07 16:02
如何使用ZCU102评估板来运行应用
的教程。这些视频是使用 Vivado® Design Suite 2019.1 版和赛灵思软件开发套件 (SDK) 创建的。其中所含示例均为针对 Zynq® UltraScale+™ MPSoC ZCU102 Rev1 评估板的示例。视频 1 演示了如何使用
发表于 12-23 06:53
Zynq UltraScale+ MPSoC的ZCU102开发套件的开发流程
使用Zynq UltraScale + MPSoC的ZCU102开发套件，该视频展示了使用SDSoC开发环境的开发流程。
如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器？
Zynq UltraScale+ MPSoC VCU DDR 控制器是一款专用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上与 Zynq
发表于 02-23 06:00
•15次下载
Zynq UltraScale + MPSoC的DDR接口
本篇主要针对Zynq UltraScale + MPSoC的DDR接口，从硬件设计的角度进行详细介绍，最后展示一下小编之前自己设计的基于ZU+的外挂8颗DDR4的设计。 目前比较常用的DDR
在MPSoC ZCU106单板的HDMI-Tx上基于eglfs_kms的运行QT应用程序
按照在MPSoC上运行基于eglfs_kms的QT应用程序, 可以在MPSoC ZCU106单板的DP上基于eglfs_kms的运行QT应用程序。按照在VCUTRD 2020.1 里设置HDMI-TX显示QT界面, 可以在
MPSoC设计中USB Phy的复位信号
在Xilinx的ZCU102和ZCU106单板设计中，使用了管脚PS_MODE1作为外部USB Phy的复位信号。在MPSoC的文档ug10
ZCU106在PLDDR实现超低延时编码
Xilinx提供超低延时编解码方案，在ZCU106单板上可以验证。文档MPSoC VCU TRD 2020.2 Low Latency XV20 提供了详细命令。缺省情况下，编码使用的是PS DDR
发表于 08-02 09:12
•563次阅读
zcu102和zcu104有什么区别
基于赛灵思UltraScale+多目标器件系列开发的平台，同时具备了高性能计算（HPC）和嵌入式特性。 处理器： ZCU102和ZCU10
工商网监
评论