0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

英特尔最新推出了创新的晶体管技术——SuperFin

lhl545545 来源:与非网 作者:与非网 2020-08-28 14:05 次阅读

近期,英特尔举办了“架构日”活动,发布了一系列重磅技术。在这次“架构日”的活动中,英特尔六大技术支柱推出全面、实质性的新进展,为英特尔构造产业最具领导力的产品再添“利器”。

英特尔六大技术支柱指的是制程&封装、架构、内存&存储、互连、安全和软件,依靠这六大技术支柱,英特尔的技术更具灵活性,并且能够快速为客户提供具备领导力的产品。英特尔中国研究院院长宋继强在近期接受媒体的采访中表示:“在目前的环境下,产品种类众多,有云、边缘计算、各类智能设备,并且要求快速给出方案,因此英特尔要依靠多个领域的技术,即我们的六大技术支柱,组合起来形成产品的领导力,并能够快速达到客户需要的性能要求,增强客户对我们的信心。”

图注:英特尔六大技术支柱

对于英特尔来说,能够为客户快速提供具备领导力的产品是终极目标,而六大技术支柱是实现这样目标的重要“根基”。在六大技术支柱中,每一个支柱都很关键,所发挥的作用都无可取代。

制程是基础,封装在“异军突起”

制程工艺是非常重要的基础。在今年“架构日”上,英特尔推出了创新的晶体管技术 SuperFin。这项技术拥有行业颠覆意义,英特尔在底层晶体管设计上做了优化,降低了电阻,提高了电流,同时在电容层级采用了 Super MIM 的大幅优化技术,电容量提高了 5 倍,同时降低了压降。

与上一代 10 纳米相比,SuperFin 所带来的性能提升超越了 15%。 宋继强表示:“我们 14 纳米节点,每一次性能提升是 5%左右,SuperFin 所带来的性能提升在以前是可以作为一次跨越节点提升的。”

封装技术也在“异军突起”,英特尔在封装领域有多种维度的先进封装技术,并且处于业界领先地位。英特尔有标准封装、2.5D 的 EMIB、3D 的 Foveros 以及在今年“架构日”上推出的 Hybrid Bonding(混合结合)技术,可以把凸点间距降到 10 微米以下,带来更高的互连密度、带宽和更低的功率。这些封装技术还可以相互叠加,叠加后能够带来更大的扩展性和灵活性。例如,Co-EMIB 技术就是把 2.5D 的 EMIB 技术和 3D 的 Foveros 封装技术进行整合。

“封装技术的发展就像我们盖房子,一开始盖的是茅庐单间,然后盖成四合院,最后到高楼大厦。以 Foveros 3D 来说,它所实现的就是在建高楼的时候能够让线路以低功率同时高速率地进行传输,” 宋继强表示。“英特尔在封装技术持续投资,因为它的优势在于我们可以更早地知道,未来这个房子会怎么搭,也就是说可以更好地对未来芯片进行设计。”

面向未来异构计算的大趋势,英特尔在今年的“架构日”上推出了“分解设计”策略,这是一种结合新的设计方法,如晶片分解,以及先进的封装技术,将关键的架构组件拆分为仍在统一封装中单独晶片的解决方案。宋继强表示,分解设计就是把原先的整个 SoC 芯片由大变小,“化整为零”,先把它做成几个大的部分,比如 CPUGPU、I/O,再将 SoC 的细粒度进一步提升,将以前按照功能性来组合的思路,转变为按照晶片 IP 来进行组合。这些分解开的小部件整合起来之后,速度快、带宽足,同时还能实现低功耗,有很大的灵活性,将成为英特尔的一大差异性优势。

相对于以前的芯片整体设计思路,分解设计的好处在于,不仅能够提升芯片设计的效率、降低产品化的时间,并且能够有效减少此前复杂设计所带来的 Bug 数量。“原来一定要放到一个晶片上做的方案,现在可以转换成多晶片来做。另外,不仅可以利用英特尔的多节点制程工艺,也可以利用合作伙伴的工艺,”宋继强解释。“这样可以给客户更多选项,在每个选项下面可以选择最好的不同部件的组合,不管是 to C 还是 to B 的需求,都可以快速开发多种不同产品方案给客户,而不是说芯片都必须要在单一节点内实现。”

XPU 架构 & oneAPI 软件,真正释放硬件潜能

在“万物智能化”的时代下,数据量呈指数级增长,我们有大量的数据和处理需求,有的要实时,有的要稀疏,有的要并行,有的需要矩阵,所以说一个架构“包打天下”的时代已经过去,应对不同的数据需要采用不同种类的芯片架构,因此英特尔提出了 XPU 架构,这个“X”指的是至少会包含 CPU、GPU、专用加速器以及 FPGA 的混合架构,从而处理部署的标量、矢量、矩阵和空间架构数据。

英特尔的 GPU 架构也迎来重大更新,全新的 Xe 架构最大的特点是高度可扩展。它同时拥有性能向上增长(Scale Up)以及向外拓展(Scale Out)的能力。性能向上增长指的是单个 GPU 构造组件区块(Tile)性能能够提升,内部也有多个 EU 执行单元。向外拓展指的是可以构建多个区块(Tile),并根据不同的任务规模去组合,在架构上充分体现了灵活性,以及可以在未来增加一些新的加速部件。

宋继强认为,要真正获得硬件异构之后的超级性能提升,没有好的软件是不行的。如果软件能够根据不同领域的工作负载进行优化,性能提升可以高达十倍甚至是百倍,而英特尔 oneAPI 就担负了这样艰巨的重任。作为跨 XPU 架构统一编程模型,oneAPI 是一个开放的产业联盟,它包含工具链、性能库、编译器、调试、编程、程序移植等,可以帮助开发人员有效减少跨架构程序开发时间和成本。

“架构和软件,这两个是要搭配的,架构要体现出不同的架构都能玩的转,同时做出来的硬件还要能让别人用软件快速使用。如果新的架构出来,没有一个很好的软件能够把它生态化,那就还是起不来,” 宋继强表示。“所以除了要有很好的架构掌控能力,还需要软件能够把这些好处暴露出来,XPU & oneAPI 未来会成为英特尔突出的特点。”

再“乘以”内存和存储、互连和安全,英特尔综合实力爆棚

同时,作为计算不可或缺的部分,内存和存储,互连以及安全技术也是英特尔“六大技术支柱”的重要组成部分。

根据宋继强的介绍,在原来三级存储模式中,每一级之间的速度差是百倍,容量差别也是百倍到千倍,因此在高性能计算中,会造成很大的性能损失,因此要填补这个差距,通过内存和存储技术提升计算性能。英特尔最新发布的 3D NAND 已经可以达到 144 层,当内存使用的 XPoint 也从之前的 2-Deck 增长到了 4-Deck,属于国际领先的技术。

“互连”技术也是重要的技术之一。因为要把不同的设备连在一起,把不同的芯片连在一起,连接距离小到微米级,大到公里级,甚至是数百公里级,在客户端产品以及数据中心产品都会涉及。英特尔最新的互连技术在提升带宽的同时,还能够减轻体积和降低功耗。在安全方面,英特尔的控制流强制技术(CET)为计算带了更好地安全保护,避免通过控制流返回跳转攻击软件漏洞。

“当我们把这些技术全部乘在一起的时候,英特尔就构建出一个以 XPU 为上层架构,中间以各种级别的内存作为支撑,底部是从云到端的完整产品布局,从而产生各种各样快速创新的能力,并且能够和产业界分享,” 宋继强表示。

总结来看,英特尔六大技术支柱包含的内容涉及到计算的各个方面,所带来的综合实力在业界内独树一帜,具有其他厂商不可比拟的优势。在制程工艺逼近极限之际,未来半导体行业的比拼一定是综合实力的比拼,制胜的关键点就在于能否为客户又快又好地提供产品,解决在数据大爆发的现状下,能否实现指数级增长的挑战。英特尔的六大技术支柱已经打下了非常坚实的基础,必将助力英特尔继续行稳致远。
责任编辑:pj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    446

    文章

    47769

    浏览量

    409069
  • 英特尔
    +关注

    关注

    60

    文章

    9413

    浏览量

    168787
  • 晶片
    +关注

    关注

    1

    文章

    387

    浏览量

    31165
收藏 人收藏

    评论

    相关推荐

    英特尔:2025年全球AIPC将超1亿台占比20%

    英特尔行业资讯
    北京中科同志科技股份有限公司
    发布于 :2024年02月29日 09:15:26

    英特尔1nm投产时间曝光!领先于台积电

    英特尔行业芯事
    深圳市浮思特科技有限公司
    发布于 :2024年02月28日 16:28:32

    英特尔登顶2023年全球半导体榜单之首

    英特尔行业芯事
    深圳市浮思特科技有限公司
    发布于 :2024年02月01日 11:55:16

    晶体管Ⅴbe扩散现象是什么?

    晶体管并联时,当需要非常大的电流时,可以将几个晶体管并联使用。因为存在VBE扩散现象,有必要在每一个晶体管的发射极上串联一个小电阻。电阻R用以保证流过每个晶体管的电流近似相同。电阻值R
    发表于 01-26 23:07

    英特尔酷睿14代处理器系列发布,Arrowlake/LunarLake24年问世

    处理器英特尔
    looger123
    发布于 :2024年01月10日 17:44:38

    英特尔:2030年前实现单个封装内集成1万亿个晶体管

    12月9日,英特尔在IEDM 2023(2023 IEEE 国际电子器件会议)上展示了使用背面电源触点将晶体管缩小到1纳米及以上范围的关键技术英特尔表示将在2030年前实现在单个封装
    的头像 发表于 12-28 13:58 299次阅读

    英特尔、三星和台积电公布下一代晶体管进展

    英特尔是三者中最早演示 CFET 的,早在 2020 年就在 IEDM 上推出了早期版本。这一次,英特尔报告了围绕 CFET 制造的最简单电路(inverter)的多项改进。CMOS inverter 将相同的输入电压发送到堆栈
    的头像 发表于 12-19 11:15 296次阅读
    <b class='flag-5'>英特尔</b>、三星和台积电公布下一代<b class='flag-5'>晶体管</b>进展

    英特尔展示下一代晶体管微缩技术突破,将用于未来制程节点

    在IEDM 2023上,英特尔展示了结合背面供电和直接背面触点的3D堆叠CMOS晶体管,这些开创性的技术进展将继续推进摩尔定律。
    的头像 发表于 12-11 16:31 367次阅读

    英特尔宣布完成PowerVia背面供电技术的开发

    英特尔在2023年国际电子设备制造大会上宣布,他们已经成功完成了一项名为PowerVia的背面供电技术的开发。这个技术是基于英特尔的最新晶体管
    的头像 发表于 12-11 16:10 525次阅读
    <b class='flag-5'>英特尔</b>宣布完成PowerVia背面供电<b class='flag-5'>技术</b>的开发

    如何选择分立晶体管

    来至网友的提问:如何选择分立晶体管
    发表于 11-24 08:16

    #高通 #英特尔 #Elite 高通X Elite芯片或终结苹果、英特尔的芯片王朝

    高通英特尔苹果
    深圳市浮思特科技有限公司
    发布于 :2023年10月27日 16:46:07

    晶体管详细介绍

    专业图书47-《新概念模拟电路》t-I晶体管
    发表于 09-28 08:04

    安装OpenVINO工具套件英特尔Distribution时出现错误的原因?

    安装OpenVINO™工具套件英特尔 Distribution时,出现错误: Python 3.10.0.ECHO is off. Unsupported Python version.
    发表于 08-15 08:14

    英特尔媒体加速器参考软件Linux版用户指南

    英特尔媒体加速器参考软件是用于数字标志、交互式白板(IWBs)和亭位使用模型的参考媒体播放器应用软件,它利用固定功能硬件加速来提高媒体流速、改进工作量平衡和资源利用,以及定制的图形处理股(GPU)管道解决方案。该用户指南将介绍和解释如何为Linux* 使用英特尔媒体加速器
    发表于 08-04 06:34

    未来的晶体管会是什么样?

    在比利时安特卫普举行的ITF World 2023上,英特尔技术开发总经理Ann Kelleher概述了英特尔在几个关键领域的最新进展,最有趣的是英特尔将在未来采用堆叠CFET
    发表于 05-20 10:01 443次阅读
    未来的<b class='flag-5'>晶体管</b>会是什么样?