前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。实际上，从信号输入到稳定输出需要一定的时间。由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。
一、 产生竞争冒险的原因
分析以下电路
与门G2的输入是A和 
两个互补信号，通常理解 
。但是由于G1门的延迟， 
的下降沿要滞后于A的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（俗称“毛刺”），这是按逻辑设计要求本不改出现的干扰脉冲，如上图（b）所示。与门G2的两个输入信号分别由G1和A端两个路径在不同时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
总结：当电路中存在由反相器产生的互补信号，且在互补信号的状态发生变化时可能出现冒险现象。
二、 消去竞争冒险的方法
针对上述原因，可以采取以下措施去除竞争冒险现象：
1. 发现并消掉互补变量
例如函数式 
，在 
时 
。若直接根据这个逻辑表达
式组成电路，则可能出现竞争冒险。可以将原式变换为 
，此时已经消掉互补变量，组成逻辑电路不会出现竞争冒险。
2. 增加乘积项
基本思想就是利用逻辑代数中常用恒等式 
。例如原图：
增加冗余项后：
上述两种方法均属修改逻辑设计以消除竞争冒险的方法。
3. 输出端并联电容器
如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一个电容器，
其容量在4～20pF之间。如图所示：
（a）电路 （b）输出波形