您好,欢迎来电子发烧友网! ,新用户?[免费注册]

您的位置:电子发烧友网>电子元器件>芯片引脚图>

74LS273引脚图和工作原理

2020年08月10日 17:39 博客 作者:博客 用户评论(0

  74LS273是8位数据/地址锁存器,它是一种带清除功能的8D触发器,D0~D7为数据输入端,Q0~Q7为数据输出端,正脉冲触发,低电平清除,常用作数据锁存器,地址锁存器。

  

  (1)1脚是复位/MR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位。

  (2)当1脚为高电平时,11(CP)脚是锁存控制端,并且是上升沿触发锁存。。当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上。

  (3)74ls273其它管脚功能:1D~8D为数据输入端,1Q~8Q为数据输出端,正脉冲触发,低电平清除,常用作8位地址锁存器。

  74LS273的工作原理

  1脚是复位端,11脚是时钟(脉冲)输入端;当1脚为L电平时,无论有无脉冲,数据端(D端)是H或L电平,输出端(Q端)都为L电平;仅当1脚为高电平(H)时,“D”端的数据在脉冲的上升期间被传送到“Q”端。

  第一脚WR:主清除端,低电平触发,即当为低电平时,芯片被清除,输出全为0(低电平);

  CP(CLK):触发端,上升沿触发,即当CP从低到高电平时,D0~D7的数据通过芯片;为0时将数据锁存,D0~D7的数据不变。

非常好我支持^.^

(81) 87.1%

不好我反对

(12) 12.9%

( 发表人:陈翠 )

      发表评论

      用户评论
      评价:好评中评差评

      发表评论,获取积分! 请遵守相关规定!