AD9850概要
AD9850是AD公司生产的最高时钟为125MHz、采用先进的CMOS技术的直接频率合成器，主要由可编程DDS系统、高性能数模变换器（DAC）和高速比较器3部分构成，能实现全数字编程控制的频率合成。
AD9850内部结构
AD9850的芯片功能框图如图2所示。
AD9850芯片内包括高速DDS.10位DAC.频率/相位数据寄存器。数据输入寄存器。比较器等，在125MHz参考时钟下，AD9850经过高速的DDS核心芯片能产生一个32位频率调整控制字可使AD9850的输出频率达0.0291Hz;并能提供了5bits的相位控制位，它能使输出相位以180°.90°.45°.22.5°.11.25°或是它们任意组合的增量改变.AD9850的电路结构允许产生频率值是参考时钟的一半的输出，并且输出的频率能用数控方式以每秒产生23000000个新频率的速度变化.AD9850芯片内的比较器构成能接收经外部低通滤波后的DAC转换输出，可以产生一个低抖动的方波输出的装置，因此AD9850用作时钟发生器十分方便。频率/相位数据寄存器。数据输入寄存器在外部的频率更新时钟和字加载时钟的控制下进行频率控制字的输入和更新，使芯片输出所要求的频率和相位.
AD9850的工作原理
AD9850内含可编程DDS系统和高速比较器，可实现全数字编程控制的频率合成。
可编程DDS系统由相位累加器和正弦查表组成，其相位累加器由一个加法器和一个N位的相位寄存器组成，N一般为24~32;实质上是一个可变模的计数器，即DDS相位增量的个数在计数器收到每一个时钟脉冲时被存储起来，当计数器溢出时，它就回到初态并使用相位累加器输出到相邻值。频率控制字能设置计数器的模，它决定了相位增量的大小。相位增量在每个时钟到来时便在相位累加器中相加，相位增量越大，则累加器溢出的速度越快，产生的输出频率越高。
AD9850采用32位的相位累加器，AD9850利用改进的，独有的算法，把14bits已截断的相位累加器的输出转变成适当的余弦值，经片内高速的10bitDAC转换器，可得到模拟正弦波。这个独特的算法使用一个简化了的ROM表和DSP技术等功能，有助于缩小AD9850的体积和功耗。输入。输出。参考时钟和频率控制字的关系如下：
