基于CMOS工艺适用于WLAN IEEE802．11a标准的双模前置分频器设计

随着移动通信技术的迅速发展，对射频电路的高速、低功耗要求日益增长。基于锁相环（PLL）结构的频率合成器是收发机前端电路的重要组成部分，对为混频器提供纯净的本振信号，具有重要地位。在PLL中，压控振荡器（VCO）和前置分频器（Prescaler）是工作在最高频率的两个模块，它们是限制 PLL工作频率的主要瓶颈，因此提高前置分频器的工作速度是解决限制PLL工作频率上限的一个关键因素。为了满足高频通信的要求，必须对前置分频器和 VCO进行高速、低功耗的优化设计。

双模前置分频器以D触发器为主要单元。近年来涌现了很多不同结构的高速D触发器。第1种是静态SCL结构，由ECL电路结构演变而成。与传统的静态分频器相比，由于它的摆幅较小，所以工作速度快。但是典型SCL结构的2分频电路包括尾电流源在内至少需要18个MOS管，MOS管无法做到小尺寸，导致输入电容很大甚至超过了管子本身的电容，所以SCL分频器功耗较高。第2种是动态的TSPC（单相时钟）结构，它采用单相时钟的TSPC技术使构成分频器的元件数目减少，可以提高电路的工作速度，同时这种电路的功耗极低，所以经常在前置分频器中采用。TSPC分频器的不足是噪声性能不佳，因为动态单端结构比SCL结构更容易受噪声的影响。第3种是注锁式（iniected-locked）电路，由于要使用电感器，因而它的体积过大且工艺难度高，很少被应用。具体采用哪种电路结构应视情况而定。

本文采用动态TSPC结构，利用TSMC 90nm 1P9M 1．2VCMOS工艺，设计了一个适用于WLAN IEEE802．11a标准的双模前置分频器，具有高速、低压、低功耗的特点。

1 电路设计

1．1 电路总体架构

双模前置分频器的基本结构如图1所示，包括三个部分：同步2／3分频器，由异步除2分频器构成的分频器链，以及反馈部分。控制信号MC控制分频比，当MC=1时为32分频，当MC=O时为33分频。

图l双模前置分频器结构图

本设计基于上述传统结构，通过减少高频同步分频器单元中MOS管的个数，达到降低功耗的目的。

1．2 同步分频器设计

同步2／3分频器的结构框图如图2所示，它是整个分频器工作频率最高的部分，亦是决定前置分频器速度和功耗的关键部分。

MC为逻辑高电平时，电路实现2分频；MC为逻辑低电平时，电路实现3分频。采用同步2／3分频器，大大减少了工作在高频部分MOS管的数目，从而同步部分的功耗有所下降。同时将“与”门设计在D触发器中。这种集成“与”门的触发器不但简化了电路设计，而且避免了单独设计逻辑门所带来的寄生参数的影响，减少了速度损失，从而很好地缓解了工作速度和功耗之间的矛盾。

1．3 优化功耗

从以上的分析可以看出，电路最大的功耗来自同步2／3分频器，但无论是同步2／3分频器还是异步分频器链都必须采用D触发器，因此设计好高速低功耗的D触发器是影响整个分频器速度和功耗的关键。

图3为常用的Yuan-Svensson型D触发器（下降沿触发），这种电路采用动态CMOS技术，从左至右由一个N-C2MOS级，一个P- PrechargeCMOS级和一个P-C2MOS级组成。相对于传统的静态分频器，它的各项性能已经有了明显的改善，但是由于大多数MOS管既是前级的负载管又是后级的驱动管，每一级三个MOS管叠加带来了大的RC延迟，所以就算减小其尺寸也不能提高速度。为此我们对图3中的C2MOS电路进行改进，用钟控伪PMOS反相器代替N-C2MOS，这样MOS管的数目、负载电容都有减小。同样用钟控伪NMOS反相器代替PC2MOS，构成图4所示的动态有比锁存器，当时钟信号为低（高）电平时锁存器工作在求值（保持）模式，与Yuan-Svensson结构的D触发器相比具有更低的RC，因此减小了功耗和传输延迟。

需要注意的是，当图4的锁存器工作在求值模式时（CLK为低电平），如果此时输入信号D由高电平向低电平变化，则输出Q的状态发生翻转，导致误操作。于是需要在锁存器的输入端加上一级时钟伪PMOS，如图5，以防止图4所示的锁存器工作在求值模式时输入端D电压发生由高到低的翻转，保证锁存器的输出在单个周期仅可以改变一次。图5即为本文采用的负边沿触发的动态D触发器，相比于图3所示的YuanSvensson D触发器，动态D触发器的晶体管数目减少了三个，增强了时钟的驱动能力，不仅提高了电路的工作频率，而且大大降低了功耗。同时将“与 ”门集成到DFF中去，如图6所示。仿真结果表明这种集成“与”门的D触发器工作速度有一定提高，同时也降低了电路的功耗。在同步2／3分频器中，DFFl采用的是不带“与”门的D触发器，DFF2采用带“与”门的触发器。

1．4 异步除2分频器