电子发烧友网 > 可编程逻辑 > 技术文库

浅谈现场可编程门阵列发展三个阶段的驱动压力和基本特征

自引入以来,现场可编程门阵列(FPGA)的容量增加了10000倍以上, 性能增加了100倍。 单位功能的成本和功耗都减少了超过1000倍。 这些进步是由工艺缩放技术所推动的, 但是 FPGA 的故事比简单缩放技术的更复杂。 摩尔定律的数量效应推动了FPGA在体系结构、应用和方法方面发生质的变化。 因此, FPGA 已经经历了几个不同的发展阶段。 本文分别总结了发明、扩张、累积这三个阶段, 并讨论了它们的驱动压力和基本特征。 本文最后展望了未来的FPGA阶段。

2018-01-22 标签:fpga 69

Intel发布全球首款集成HBM2显存的FPGA,10倍于独...

AMD Fiji Fury系列显卡首次商用了新一代高带宽显存HBM,大大提升带宽并缩小空间占用,NVIDIA目前也已在其Tesla系列计算卡、Titan系列开发卡中应用HBM。 但是,HBM可不仅仅是搭配显卡的显存。 Intel今天就发布了全球首款集成HBM2显存的 FPGA (现场可编程阵列)芯片“Strtix 10 MX”,可提供高达512GB/s的带宽,相比于独立DDR2显存提升了足足10倍。

2018-01-22 标签:fpgaintel 54

Deloitte称:FPGA、ASIC有望在机器学习领域中实...

在2016年初,机器学习仍被视为科学实验,但目前则已开始被广泛应用于数据探勘、计算机视觉、自然语言处理、生物特征识别、搜索引擎、医学诊断、检测信用卡欺诈、证券市场分析、语音和手写识别、战略游戏与机器人等应用领域。在这短短一年的时间内,机器学习的成长速度超乎外界预期。 DeloitteGlobal最新的预测报告指出,在2018年,大中型企业将更加看重机器学习在行业中的应用。

2018-01-22 标签:fpgaasic机器学习 40

现场可编程逻辑阵列的一种可编程“万用”芯片--FPGA

高云半导体科技股份有限公司在上海发布了一款具有中国自主知识产权的FPGA芯片及配套平台化产品,这也是中资公司收购美国FPGA厂商莱迪斯(Lattice)告吹后第一次亮出国产“名片”,意味着国“芯”家族多了一位中国造的“万能”成员。

2018-01-22 标签:fpga 25

莱迪思推出全新的低功耗PLD控制器件--MachXO3-94...

莱迪思半导体公司(NASDAQ: LSCC),客制化智能互连解决方案市场的领先供应商,今日宣布广受市场欢迎的 MachXO3 .aspx?pr110617">MachXO3™ 控制PLD系列迎来新成员,可满足通信和工业市场上不断变化的设计需求。全新的MachXO3-9400器件提供低功耗1.2 V内核封装选择,适用于对散热要求严苛的环境,为电机控制和电路板管理功能提供更多FPGA逻辑资源,为服务器和存储应用提供更多I/O。

2018-01-22 标签:莱迪思pld 21

关于美高森美RTG4 FPGA器件和开发工具介绍

美高森美 公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC)发布采用陶瓷四方扁平封装(CQFP)的RTG4™高速度信号处理,耐辐射可编程逻辑器件(FPGA)工程样品。全新CQ352封装符合用于太空应用的CQFP行业标准,具有352个引脚,相比更多引脚数目的封装,其集成度成本效益更高,并且是唯一用于同级高速耐辐射FPGA器件的CQFP封装。

2018-01-22 标签:fpga美高森美 23

vhdl按键控制数码管显示

本文主要介绍了vhdl按键控制数码管显示。利用VHDL来实现程序控制有这些优点:VHDL支持自顶至下的和基于库的设计方法,而且支持同步电路、异步电路、现场可编程门阵列器件FPGA以及其他随机电路的设计。VHDL具有类属描述语句和子程序调用等功能,对于己完成的设计源程序,可以通过修改类属参数表和函数的办法来改变设计的规模和结构。下面来看看是如何实现的。

2018-01-16 标签:数码管vhdl按键 140

fpga按键控制数码管显示

本文主要介绍了fpga按键控制数码管显示程序设计。数码管是由多个发光二极管封装在一起组成“8”字型的器件,引线已在内部连接完成,只需引出它们的各个笔划,公共电极。下面我们来了解一下按键控制数码管显示是怎么实现的。

2018-01-16 标签:fpga数码管按键 157

开关控制数码管的VHDL程序的设计与实现

本文主要介绍了开关控制数码管的VHDL程序的设计与实现。VHDL是一种应用广泛的硬件描述语言,设计者可以通过它编写代码,通过模拟器仿真验证其功能,完成逻辑综合与逻辑优化,最后通过下载到相应的可编程逻辑器件(如FPGA)中来实现设计。所编写程序经过下载到所用实验箱后,当分别拨动开关sw0—sw7时,在LED数码管上分别显示数字1—8,并且蜂鸣器发出声响

2018-01-15 标签:数码管vhdl开关控制 142

vga图像显示_fpga控制vga显示图片

本文为大家分享fpga控制vga显示图片的方法。

2018-01-15 标签:fpgavga 92

fpga数字钟介绍_fpga数字钟设计

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定,通常使用石英晶体振荡器电路构成数字钟。

2018-01-15 标签:fpga数字钟fpga数字钟 122

fpga介绍_fpga芯片系统结构图

。FPGA芯片主要由7部分完成,分别为:可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。

2018-01-15 标签:fpgafpga芯片 156

光学以太网互操作性介绍

光学以太网互操作性介绍...

2018-01-12 标签:以太网 87

LCD电路及高速ADC+FPGA+ DSP的设计方案介绍

随着人们生活水平的提高,公路上的私家车辆也增多了,但随之带来的问题就是交通事故发生率居高不下,严重危害着人们的生命安全。文中就如何预防交通事故发生,研究设计一种响应迅速、高可靠性并且经济实用的汽车防擅报警设备。该设备在设计过程中的关键任务是利用置于汽车车头左右两端的双路通道高速采集激光雷达回波信号并对其进行实时存储和处理,进而快速测量自身交通工具与障碍物之间的距离及相对速度。

2018-01-12 标签:dspfpgaadc 188

设计FPGA系统时通常需要考虑的问题分析

许多工程师认为,只要定义了 FPGA 的功能,工作就算完成了。但实际上将 FPGA 插入 PCB 时也会面临一系列挑战。 对于许多工程师和项目经理来说,在 FPGA 中实现功能并实现时序收敛是主要目标,但实际上在印刷电路板上设计 FPGA 的硬件级工作也会出现很多有趣的挑战,只有解决了这些挑战才能实现成功设计。 一切的起点均在于架构。硬件开发第一步就是定义解决方案的架构。架构应该对应于系统要求,并具体明确它们如何在硬件中得到实现。

2018-01-12 标签:fpga 202

运行中配置转换长度的并行FFT(PFFT)设计介绍

超高速快速傅里叶变换(FFT)内核是任何实时频谱监测系统的必要组成部分。随着各频段无线设备数量的迅速增长,系统必须相应加强对带宽的监测。因此,这些系统需要以更快的速度将时域转换为频域,这就要求进行更加快速的FFT运算。实际上,大多数现代监测系统往往需要使用并行FFT,实现数倍于尖端FPGA(例如赛灵思Virtex®-7)最高时钟频率的采样吞吐量,充分发挥宽带A/D转换器的优势,其可轻松获得12.5Gsps甚至更高的采样率。

2018-01-12 标签:fft 76

基于System Verilog的可重用验证平台设计及验证结...

采用System Verilog语言设计了一种具有层次化结构的可重用验证平台,该平台能够产生各种随机、定向、错误测试向量,并提供功能覆盖率计算。将验证平台在Synopsys公司的VCS仿真工具上运行,并应用到包交换芯片的仿真验证中。仿真结果显示,新设计的验证平台能通过修改随机信号约束条件和产生随机信号的权重值,使芯片的功能覆盖率达到100%。

2018-01-12 标签:数据 89

基于 FPGA 客户端的分布式计算网络设计

高校和私企正在应用分布式平台,而不是安装速度更快、耗电更大的超级计算机来解决日益复杂的科学算法,针对SETI@home 这样的项目,他们则使用数以千计的个人计算机来计算它们的数据。[1,2] 当前的分布式计算网络一般用CPU 或 GPU 来计算项目数据。 FPGA 也正被像 COPACOBANA这样的项目所采用,该项目使用 120个赛灵思 FPGA 通过暴力处理来破解DES 加密文件。

2018-01-12 标签:fpga 77

在Zynq SoC上实现裸机(无操作系统)软件应用方案

Zynq™-7000 All Programmable SoC在单个器件上实现了ARM处理功能与FPGA逻辑独特的组合,因此需要双重的配置过程,同时需要考虑处理器系统和可编程逻辑。工程师会发现,其配置顺序与传统的赛灵思FPGA稍有差别。尽管如此,方法仍是相似的,生成引导镜像和完成配置存储器编程的难度不大。

2018-01-12 标签:zynq 94

利用MMCM实现多芯片相位对齐的串行收发器纠偏方法

在一些特定的应用场景下,需要支持单板内多芯片串行收发器纠偏。要求各接收/发送机输入/出的数据相位差很小,比如250pS。为了达到该技术指标要求,必须使用多通道相位对齐技术、输入输出FIFO旁路技术。通常的相位对齐技术由于引入了Delay_Aligner,会带来2~4nS的相位不确定,不能满足系统指标要求。 这里介绍一种利用MMCM实现多芯片相位对齐的串行收发器纠偏方法: 1) 利用图1所示电路实现多芯片间的全局时钟相位对齐。

2018-01-12 标签:串行收发器mmcm 42

编辑推荐

matlab论坛 ti论坛 linear 逆变器 温度传感器 物联网 单片机视频教程 示波器的原理和使用
led显示屏 晶振 EMC 电子狗 树莓派论坛 计算器 传感器原理及应用 人工智能
虹膜识别 nas 电路图 HomeKit type-c OLED DragonBoard 410c Arduino
英特尔 ADI mcu 步进电机 示波器 开关电源 nb-iot lora