电子发烧友网 > 可编程逻辑 > 技术文库

基于FPGA的PCIe设备如何才能满足PCIe设备的启动时间...

根据PCIe的协议,当设备启动后,PCIe设备必须满足启动时间的要求,即上电后100ms内,完成PCIe设备的初始化。如果不能满足PCIe设备启动时间的要求,则lspci可能无法检测到基于FPGA的PCIe设备,需要reboot服务器。众所周知,FPGA芯片规模越来越大,那么如何做才能满足PCIe设备的启动时间的要求呢?

2018-06-19 标签:fpgapcie可编程逻辑 15

可扩展处理平台Zynq的启动过程

BootROM在POR复位后经过硬件启动后自动运行,也可在非POR复位后直接运行(不经过硬件启动),其内容固化在内部ROM中,不能修改,主要初始化MMU和一些系统资源(以使其满足BootROM执行的要求)以及加载FSBL程序段等。BootROM在CPU 0执行,而CPU 1执行WFE指令

2018-06-19 标签:可编程逻辑zynq 17

如何避免升级失败而使FPGA变砖呢?

如果升级过程中出现意外情况,FLASH里面原有的固件被破坏,那么FPGA能够从备份固件区启动配置,即FLASH里要有另外一份没有问题的固件备份,且FPGA可以自动跳转到这个固件区读取固件。

2018-06-19 标签:fpgaflashxilinx 16

一个SDSoC设计开发流程需要哪些步骤呢?

SDSoC将自动执行那些通过PL(可编程逻辑)加速的功能,其他功能保留在PS(处理器系统)中。SDSoC也将自动生成软/硬件之间的连接和DataMover逻辑以连接PL和PS中的功能。如果最终的结果未达到设计要求,开发者可以重新进行软硬件功能分区,探索最优的系统架构。

2018-06-14 标签:soc可编程逻辑 66

可编程逻辑器件改变数字系统设计方法

可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路,它可以由用户来进行编程和进行配置,利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成,利用软件和硬件(编程器)可以对其进行编程,从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM,PLA,PAL,GAL到CPLD和FPGA的发展过程,在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。

2018-06-13 标签:pld可编程逻辑数字系统设计 56

机器视觉和智能图像处理技术之间的关系

机器视觉(Machine Vision)是人工智能领域中发展迅速的一个重要分支,目前正处于不断突破、走向成熟的阶段。一般认为机器视觉“是通过光学装置和非接触传感器自动地接受和处理一个真实场景的图像,通过分析图像获得所需信息或用于控制机器运动的装置”,可以看出智能图像处理技术在机器视觉中占有举足轻重的位置。

2018-06-13 标签:图像处理机器视觉 70

为应用选择最佳可编程SoC时进行的六个设计考虑

SoC FPGA器件在一个器件中同时集成了处理器和FPGA体系结构。将两种技术合并起来具有很多优点,包括更高的集成度、更低的功耗、更小的电路板面积,以及处理器和FPGA之间带宽更大的通信等等。这一同类最佳的器件发挥了处理器与FPGA系统融合的优势,同时还保留了独立处理器和FPGA方法的优点。

2018-06-13 标签:fpgasocaltera 143

一种基于CPLD的可编程频率电压变换电路介绍

电气自动化和过程自动化及自动检测领域常常用到频率电压变换器F/V,需要将频率信号转换为电压信号。F/V变换器的实现方法一般有3种:一是基于专用F/V转换芯片(如LM331),二是基于模拟电路,三是基于微处理器和D/A转换器。前两种F/V变换器的共同缺点是量程单一,频率变换范围不能在线改变或不能方便地改变。第三种F/V变换器需要较高速度的微处理器和高分辨率D/A转换器,成本较高。本文介绍一种基于CPLD的可编程F/V变换电路,该电路简单、频率变换范围可任意连续设置、精度高,具有较好的实用价值。

2018-06-17 标签:cpld可编程逻辑 39

这种可编程衰减器最高可支持8×8输入输出的矩阵结构

可编程衰减器位于基站和终端之间,通过对射频信号的衰减控制,实现对无线信号的模拟,从而实现对测试场景的模拟。可编程衰减器提供多个数控接口,从小到大可以构建各个层次的测试网络。所构成的衰减矩阵通过模拟空口信道实现移动、切换、覆盖等多种测试项。

2018-06-17 标签:fpgacpu衰减器 44

利用FPGA的可编程性和Java平台良好的移植性的嵌入式系统...

传统的嵌入式系统设计的主要目标是找到一种优化的体系结构来完成单一的,特定的功能。对这样的系统来说,ASIC和核心处理器是作为特别的构件模块加以考虑 的:设计者根据应用的要求选择适当的ASIC,根据给定的性能要求比如处理器主频,系统稳定性,以及对功耗的要求等选用适当的处理器内核。

2018-06-14 标签:fpgajava可编程逻辑 61

用FPGA来实现控制电阻的提供的设计过程

本文介绍了用FPGA来实现控制电阻的提供,用软件的方式来设计硬件,设计过程中可用有关软件进行各种仿真,同时整个系统可集成在一个芯片上,体积小、功耗低,可靠性高,又因为其内部有存储单元,所以能够满足上述的“记忆”功能。

2018-06-14 标签:fpga可编程逻辑 59

基于CPLD的可编程高精度CCD信号发生器的设计方案

CCD (Charge Coupled Devices)电荷藕合器件是20世纪70年代初发展起来的新型半导体 器件。目前CCD作为光电传感器由于其具有体积小、重量轻、功耗小、工作电压低和抗烧毁 等优点以及在分辨率、动态范围、灵敏度、实时传输、自扫描等特性,广泛地应用于摄像 材、气象、航天航空、军事、医疗以及工业检测等众多领域。

2018-06-14 标签:ccdcpld可编程逻辑 73

Xilinx DocNav工具的使用(文档查询利器)

Xilinx DocNav工具的使用(文档查询利器)...

2018-06-05 标签:fpgaxilinx 107

FPGA设计中的HLS 工具应用

在集成电路行业飞速发展的今天,缩短产品开发的周期而又不牺牲验证过程,这不可避免地成为了商业市场的一个关键因素。Xilinx Vivado High Level Synthesis (即Vivado HLS,高层综合)。这个工具直接使用C、C++或SystemC 开发的高层描述来综合数字硬件,这样就不再需要人工做出用于硬件的设计,像是VHDL 或Verilog 这样的文件,而是由HLS 工具来做这个事情。

2018-06-04 标签:fpgaveriloghls 176

TCL脚本简介 vivado hls 的设计流程

Vivado HLS 是 Xilinx 提供的一个工具,是 Vivado Design Suite 的一部分,能把基于 C 的设计 (C、C++ 或 SystemC)转换成在 Xilinx 全可编程芯片上实现用的 RTL 设计文件 (VHDL/Verilog 或 SystemC)。

2018-06-05 标签:tclvivadohls 83

什么是SDSoC平台?SDSoC的开发工作

在理解了SDSoC“平台”的概念之后(详见《SDSoC上手必读:什么是SDSoC平台?》),现在我们就可以开始使用SDSoC进行开发工作了。 在下载并安装了SDSoC之后,细心的人会在文件目录中发现Vivado、Vivado_HLS和SDK等开发工具子目录。熟悉Zynq FPGA SoC开发流程的工程师对这几个工具肯定不陌生。

2018-06-04 标签:xilinxsdsoc 83

基于FPGA设计的智能控制器VHDL设计及测试

由于FPGA在智能控制器方面的大量使用,设计后的测试便成了设计者在开发过程中必须重点考虑的问题,同时,一种好的测试方法不仅能及早发现设计中存在的问题,而且能提高设计的可靠性。

2018-06-04 标签:fpgavhdl智能控制器 199

从FPGA到ACAP,赛灵思再次超越自我

赛灵思是FPGA的发明者。深鉴科技提供的一个实际案例表明,赛灵思在支持非常广泛的AI应用.作为可以和CPU、GPU与FPGA 相提并论、并且性能远超后二者的产品,ACAP可以覆盖更加广泛的应用.

2018-05-30 标签:FPGA赛灵思 600

FPGA如何从入门到高手?

本文首先介绍了FPGA的特点与FPGA芯片结构,其次分析了FPGA与ASIC及CPLD对比,最后介绍了FPGA基础入门到高手相关知识与FPGA下载配置学习心得。

2018-05-30 标签:FPGACPLD 891

一文看懂FPGA在下一代网络架构中的重要意义

本文首先介绍了FPGA概念及与CPLD的主要区别,其次介绍了FPGA工作原理及下一代网络架构中的重要意义,最后从SWOT四个维度解析当前国内发展FPGA前景。

2018-05-29 标签:FPGACPLD虚拟网络 327

编辑推荐厂商产品技术软件/工具OS/语言