SDRAM接口时序和PCB布线长度的分析

资料大小: 3.98 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2011-11-16

上 传 者: 叶子他上传的所有资料

资料介绍

标签:接口时序(3)PCB布线(124)SDRAM(101)

 

经常看到有文章介绍对SDRAM布线的各种要求,这只是工程上的经验总结,不同的芯片对时序的要求不同,对走线也有不同的要求,不能一概而论。其实,等长不是目的,真正的目的是满足芯片的建立保持时间,采样正确。由于FR4中的走线的传播延时近似值为6英寸/ns,根据时序关系可以转化为PCB Layout(印制板布局)的走线线长关系。

  因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值还不一定是你的输入值。所以为了保证接口数据传输正确,必须满足其建立保持时间。

 

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料