资料介绍
标签：
经常看到有文章介绍对SDRAM布线的各种要求，这只是工程上的经验总结，不同的芯片对时序的要求不同，对走线也有不同的要求，不能一概而论。其实，等长不是目的，真正的目的是满足芯片的建立保持时间，采样正确。由于FR4中的走线的传播延时近似值为6英寸/ns，根据时序关系可以转化为PCB Layout(印制板布局)的走线线长关系。
因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值还不一定是你的输入值。所以为了保证接口数据传输正确，必须满足其建立保持时间。
下载地址
SDRAM接口时序和PCB布线长度的分析下载
本月热点资料
最新资料
- LTC3857 Project - Low IQ, Dual, 2-Phase Synchronous Step-Down Supply (9-36V to 3.
- LTC3864 Project - Low Iq Step-Down Switching Controller (5.5-55V to 5V @ 2A)
- LTC3624 Project - µPower Monolithic Synchronous Buck Regulator (2.7-17V to 1.8V
- LTC3789 Project - High Efficiency 4-Switch Synchronous Buck-Boost Supply (6-36V
- LTC3839 Project - Fast, 2-Phase Single Output Step-Down Supply (4.5-14V to 1.5V &
- LTC3858-1 Project - Low Iq, Dual 2-Phase Synchronous Step-Down Supply (9-36V to 3
- LTC3854 Project - Synchronous Step-Down Switching Supply with Rsense Current Sens
- LTC3838 Project - Dual, Fast, Accrate Step-Down DC/DC Converter with Rsense Curre
- LTM4607 Project - High Efficiency Buck-Boost µModule Supply (6-36V to 12V @ 20A
- LTC3890 Project - Low Iq, 2-Phase Synchronous Step-Down DC/DC Supply with Rsense
用户评论
查看全部 条评论
发表评论请先 登录， 还没有账号？免费注册。
发表评论