如何设计符合电磁相容要求的印刷电路板布线?

资料大小: 2.90 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2018-09-27

上 传 者: SZWJC他上传的所有资料

资料介绍

标签:emc(824)RFI(17)emi(752)

  本书是要帮助工程师们,减少来自于元件及电路之电磁干扰,以达到 EMC 之可接受程度。其谈到以下两个 EMC 之主要部份:

  Emission 幅射:电磁干扰(EMI)之传播,特别是 radiated 及 conducted 之射频干扰(RFI)。

  Susceptibility 容忍度:对于耐受性元件(VicTIms)有伤害之 EMI 效应。如静电放电 ESD 或其他电气高压。

  设计工程师之目标就是要设计出符合需求,满足国际之规範及一般工业标準的产品。

  本书主要是针对「非 EMC 之工程师」之 R/D 及 Layout 人员来对 PCB 做设计。EMC 工程师也会发现本书之资讯对于解决 PCB 阶层之问题也很有帮助。在任何之设计专案中这些指导塬则都是很有用的。

  电路之技术突飞勐进,几年前的设计技术现今已不再适用于高速度之数位产品。但是在技术学校、训练课程、讲习会中很难找到 EMC 之相关资讯。因此基于此种缘故,本书是写给那些从未在学校读过 EMC,及对高速 PCB 设计相关作仅有有限经验之工程师们。

  本书中仅有很少的数学分析。希望能提出一些简易上手之技术,并能实际应用到真实产品中。其他更高深之研究或是如马克斯威尔方程式等等,可在后面所列之其他参考书籍中找到。

  此处之指导塬则是专门针对于印刷线路板上。至于封闭技术(屏蔽)之讨论、内部及外部之电缆连线、电源供应之设计、以及其他系统层面之次组合则不会很详尽的探讨。此外,这些相关于 EMC 系统设计工程之方面也可在后面之参考书籍中找到。

  EMI 之控制不论在商业或军规环境上都是一很重要的性能。在 PCB 层面上压制电磁干扰比「做一个较好的机壳」要来得便宜。屏蔽方式不一定合算且当系统扩充时不见得合用。例如,使用者可能把机壳拿掉以扩充介面卡,就不再把机壳或屏蔽材料恢復。同时,有适度考虑 EMC 之 PCB Layout 同时可以做到在 I/O Cable 上之 EMI 压制,然而屏蔽封闭之方式则否。

  虽然是不可能去预测每一个可能的应用及设计考量,本书详细的叙述在大多数应用中如何使用多样化的设计技术。所呈现的观念之很基本的并且可应用在所有的电子产品上。虽然每一个设计皆不相同,产品设计的基本塬则很少改变,EMC 的理论也是固定的。

  为何要担心能否符合 EMC 规範呢?毕竟,速度不是最重要的设计参数吗?法令之要求规範了数位产品所能允许的最大干扰电位。这些要求是来自于幅射及容忍度规範之市场经验。通常,这些同样的技术也会改善信号品质以及信号对杂音之特性。

  此篇文章讨论的是那些需要在 PCB 层面即考量 EMC 压抑技术之高科技及高速之设计。一些几年前很有效的技术在现在的技术层次下已不再那么好用了。元件变得更复杂及更快速。客户订製之逻辑阵列及超大型积体电路的使用使得 EMC 工程师有极大的挑战。利用印刷电路板的佈局及设计,可在源头达成最好的 EMI 压制,同时可保有系统最佳的功能特性。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料