怎么消除串扰?Altium Designer教你完美解决资料下载

资料大小: 275.93KB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2021-04-29

上 传 者: 发烧友他上传的所有资料

资料介绍

标签:PADS(764)PROTEL(1087)altium(758)pcb(13489)
在课堂中,能在第一时间完整而连续地回答出相应的内容,是因为老师采用点名的方式,排除了几个人同时争抢回答而造成的干扰。 PCB上存在类似的情况,其中不同导线上的多个信号可能相互干扰。当信号传输到平行导线时产生相应的电磁能时,就被称为耦合。导体之间的耦合可以是好的也可以是坏的,可以表示为0和1(或0%和100%)之间的比率。例如,可以使用捆绑导体或双绞线电缆来实现支持良好信号传输的近乎完美的耦合比。不良耦合或串扰通常是指由于另一导体对相邻导体的信号产生扭曲或降低信号质量这类不良信号干扰。 让我们来看看串扰的原因,然后看看AlTIum Designer如何帮助您最大限度地减少串扰对电路板的影响。 什么原因导致串扰? 串扰是PCB设计人员必须应对的信号完整性问题之一。通常,当两个不同的信号传播路径彼此太靠近并且其各自的EM电磁场延伸超出分隔导体的空间时,发生串扰。串扰可能是数据进行高速传输中最重要的一个影响因素了。 它是一个信号对另外一个信号耦合所产生的一种不受欢迎的能量。根据麦克斯韦定律,只要有电流的存在,就会有磁场存在,磁场之间的干扰就是串扰的来源。这个感应信号可能会导致数据传输的丢失和传输错误。所以串扰对于综合布线来说,无疑是个最厉害的天敌。由于这种干扰是不希望的,因此可将其归类为噪声并且会导致信号失真或降低信号纯度。    1)元件问题 随着电子产品变得越来越小,它们所包含的PCB也必须更小。然而,这些尺寸减小通常与对更大功能的需求相匹配。为了实现这些可能看起来彼此矛盾的目标,元件封装变得更小但具有更大量的网络连接或引脚数。显然,这会导致引脚间的间距变得更紧,从而促使电容耦合。引脚之间的耦合可能发生在沿着电路板表面从元件延伸的连接或从元件下方延伸,以便信号流过通孔。 2)布线问题 随着布线在电路板上占据更多空间,可能会出现更多可能发生串扰的区域。这包括在焊盘或布线路径的起点和终点,以及同一层以及层与层之间的相邻路径。焊盘上的串扰类似于元件引脚之间的串扰。在沿着导线路径上,干扰通常是由于相似长度的信号路径在相同角度处的分离不充分或具有锐角弯曲的单根导线。当叠层中的信号层未被电介质充分隔离时,也可能在不同层上的布线之间发生串扰。 AlTIum Designer 中的串扰消除技术 看起来串扰对于PCB设计的良好信号完整性来说是一个不可逾越的障碍,特别是对于小而密集的复杂电路板。当然,这是一个重大的设计挑战,但有一些技术可以用来减少串扰对电路工作的影响。为了充分利用这些技术,我们首先需要能够分析我们的电路板信号,以确定是否需要消除串扰。AlTIum Designer提供了执行信号完整性分析的工具,如下图所示。 信号完整性分析案例

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料