屏蔽电磁干扰和电磁干扰的设计与屏蔽技术

　　屏蔽电磁干扰和电磁干扰的设计与屏蔽技术

　　现代智能手机、豆荚、平板电脑和个人电脑功能的不断完善，证明了设计师在更少空间中做更多工作的能力。然而，随着硅的几何尺寸变小，对噪声的敏感度会越来越高。例如，当试图通过天线恢复非常低电平信号时，这是有问题的。除了从周围的噪声提供免疫力，设计师也面临着压制排放达到严格的电磁辐射需要（EMR）和射频干扰（RFI）的法规。1982，除了排放标准外，FCC被授权管理消费者电子设备对EMR的易感性。

　　问题

　　数字系统通常有许多时钟运行。再加上设计师喜欢尖锐，干净的边上数字线（快速上升和下降时间），越尖锐的边缘，更多的谐波结果。很容易看出为什么，有这么多的频率在播放，周围都有辐射。一个信号路径是1/4，1/2，或时钟频率的波长成为天线，90度方向的变化（如印刷电路板上的通孔），也可以成为辐射点。

　　Fortunately， while the clock frequencies in our designs have been increasing in number and frequency， the logic voltage levels have been decreasing. Since radiated power is proportional to the voltage swings， the transition from early low frequency 12 V CMOS logic levels to modern 3.3 to 1.8 V logic levels has made the engineer’s life a bit easier in the quest to control radiated power. On the other hand， this blessing can also prove to be a curse， as lower level signals are more susceptible to noise and interference from local sources. Let’s look at what can be done.