进行简易数字信号传输性能分析仪的设计详细说明

资料大小: 8.40 MB

所需积分: 2

下载次数:

用户评论: 0条评论,查看

上传日期: 2019-07-10

上 传 者: 2652846747他上传的所有资料

资料介绍

标签:发生器(369)滤波器(2382)单片机(18751)

  任务

  设计一个简易数字信号传输性能分析仪,实现数字信号传输性能测试;同时,设计三个低通滤波器和一个伪随机信号发生器用来模拟传输信道。

  简易数字信号传输性能分析仪的框图如图 1 所示。图中,V1 和 V1-clock 是数字信号发生器产生的数字信号和相应的时钟信号;V2 是经过滤波器滤波后的输出信号;V3 是伪随机信号发生器产生的伪随机信号;V2a 是V2 信号与经过电容C的V3 信号之和,作为数字信号分析电路的输入信号; V4 和V4-syn 是数字信号分析电路输出的信号和提取的同步信号。

  (二)、要求

  1.基本要求

  (1)设计并制作一个数字信号发生器:

  a)数字信号V1 为f1(x) =1+ x 2 + x 3 + x 4 + x 8的 m 序列,其时钟信号为V1-clock;

  b)数据率为10~100kbps,按10kbps 步进可调。数据率误差绝对值不大于1%;

  c)输出信号为TTL 电平。

  (2)设计三个低通滤波器,用来模拟传输信道的幅频特性:

  a)每个滤波器带外衰减不少于40dB/十倍频程;

  b)三个滤波器的截止频率分别为100kHz、200kHz、500kHz,截止频率误差绝对值不大于10%;

  c)滤波器的通带增益AF 在0.2~4.0 范围内可调。

  (3)设计一个伪随机信号发生器用来模拟信道噪声:

  a)伪随机信号V3 为f2 (x) =1+ x + x 4 + x 5 + x 12的 m序列;

  b)数据率为10Mbps,误差绝对值不大于1%;

  c)输出信号峰峰值为100mV,误差绝对值不大于10% 。

  (4)利用数字信号发生器产生的时钟信号V1-clock 进行同步,显示数字信号V2a 的信号眼图,并测试眼幅度。

  1.硬件设计

  1.1 可变时钟源电路设计

  用单片机AT89S51控制由AD9851组成的DDS电路,产生频率可变的方波,给m序列提供时钟信号。时钟源电路主要包括单片机AT89S51的最小系统、DDS电路、LCD12864显示电路以及矩阵键盘电路。其中单片机的最小系统包括复位电路与晶振电路。DDS模块主要有AD9851及其外围电路组成。可变时钟源电路的系统框图如图1所示。

  从图1中可以看出通过矩阵键盘向单片机AT89S51输入所需信号源的频率,单片机通过控制AD9851来产生对应频率的方波,并且通过LCD12864显示屏把有关数据显示出来。

  AT89S51是一种低功耗,高性能COMS 8位单片机,片内含4k 字节ISP的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISP Flash存储单元。含有6个中断源,有片内振荡器和时钟电路。 AT89S51单片机实现了ISP的在线下载功能,方便下载操作。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料

本月热点资料

电子资料热门词

最新资料

下载排行

本周

本月

总榜

行业聚焦