9、附录    . . . . . . . . . . . 31

8.4：GTL信号的时序  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

8.3：GTL信号的测试  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

8.2：GTL信号的PCB设计  . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

8.1：GTL器件的特点和电平  . . . . . . . . . . . . . . . . . . . . . . . . . 29

8、GTL器件的原理和特点  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

7.7：LVDS器件应用举例  . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

7.6：LVDS信号的测试  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

7.5：LVDS的设计  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

7.4：LVDS的特点  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

7.3：LVDS器件的工作原理  . . . . . . . . . . . . . . . . . . . . . . . . . 24

7.2：LVDS器件的标准  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

7.1：LVDS器件简介  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

7、LVDS器件的原理和特点  . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

6.7：ECL器件的使用原则  . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

6.6：ECL器件的使用举例  . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

6.5：ECL器件的匹配方式  . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

6.4：ECL器件的互连  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

6.3：PECL/LVPECL器件的原理和特点  . . . . . . . . . . . . . . . . 18

6.2：ECL电路的特性  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

6.1：ECL器件的原理  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

6、ECL器件的原理和特点  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

5.2：各类可编程器件接口电平要求  . . . . . . . . . . . . . . . . . . 15

5.1：概述     . . . . . . 15

5、EPLD和FPGA器件的逻辑电平  . . . . . . . . . . . . . . . . . . . . . . . . 15

4.5：2.5V CMOS逻辑电平的互连  . . . . . . . . . . . . . . . . . . . . 14

4.4：5V CMOS门作驱动源  . . . . . . . . . . . . . . . . . . . . . . . . . . 14

4.3：3.3V TTL/CMOS门作驱动源  . . . . . . . . . . . . . . . . . . . . 14

4.2：5V TTL门作驱动源  . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

4.1：器件的互连总则  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

4、TTL、CMOS器件的互连  . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

3.6：逻辑器件的使用指南  . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

3.5：TTL和CMOS逻辑器件的选择  . . . . . . . . . . . . . . . . . . . . 9

3.4：包含特殊功能的逻辑器件  . . . . . . . . . . . . . . . . . . . . . . . 8

3.3：TTL和CMOS逻辑器件的电平分类特点  . . . . . . . . . . . . 7

3.2：TTL和MOS逻辑器件的工艺分类特点  . . . . . . . . . . . . . 7

3.1：TTL和CMOS器件的功能分类  . . . . . . . . . . . . . . . . . . . . 6

3、TTL和CMOS逻辑器件  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

2.3：TTL和CMOS的逻辑电平关系  . . . . . . . . . . . . . . . . . . . . 4

2.2：常用的逻辑电平  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

2.1：逻辑电平的一些概念  . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

2、TTL器件和CMOS器件的逻辑电平  . . . . . . . . . . . . . . . . . . . . . 3