硬件描述语言VHDL及其应用的详细说明

一、目的

1.了解目前电子设计系统方法及流程

2.了解/掌握综合与验证工具

3.能用VHDL设计复杂功能电路

二、内容

1.高层次设计概述

2.如何写优化的VHDL代码

3.examples

4.SoC设计方法学

5.设计工具使用

三、如何学习本课程

带着实际课题学习，多提问题，一起分析、讨论

一、高层次设计概述

1.EDA工具发展

2.设计方法

3.深亚微米设计问题

4.测试综合（可测性设计）

5.Top-down设计流程

6.硬件描述语言

7.综合

8.VHDL设计小结

1.1EDA工具发展（Cont.）

CAD：逻辑图输入、逻辑模拟、电路模拟、版图设计和版图验证分别进行，需要对两者结果进行多次比较、修改。设计规模较小

CAE：集逻辑图输入、逻辑模拟、测试码生成、电路模拟、版图设计、版图验证等工具一体，构成一个较完整的IC设计系统

EDA：HDL取代逻辑输入，逻辑网表由综合工具自动产生，可管理性增强，易于维护和数据交换

SoC：采用深亚微米工艺生产技术，基于平台设计和IP复用技术，时序收敛性为首要目标

1.2设计方法

自底向上设计方法（Bottom-up）：系统功能划分单元设计功能模块设计子系统设计系统总成

自顶向下设计方法（Top-down）：系统行为设计结构设计逻辑设计电路设计版图设计

基于平台设计方法（Platform-based）：SoC设计普遍采用的方法，SoC平台和IP—IntellectualProperty

其它设计：嵌入式设计方法，层次式设计方法等