FPGA Verilog教程的学习课件免费下载

资料大小: 0.30 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2021-02-05

上 传 者: 易水寒他上传的所有资料

资料介绍

标签:Verilog(687)逻辑电路(258)fpga(12730)

VerilogHDL是一种用于数字逻辑电路设计的语言:

-用VerilogHDL描述的电路设计就是该电路

的VerilogHDL模型。

-VerilogHDL既是一种行为描述的语言也

是一种结构描述的语言。

这也就是说,既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的VerilogHDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种:

系统级(system):用高级语言结构实现设计模块的外部性能的模

算法级(algorithmic):用高级语言结构实现设计算法的模型。

RTL级(RegisterTransferLevel):描述数据在寄存器之间流动和如何处理这些数据的模型。

门级(gate-level):描述逻辑门以及逻辑门之间的连接的模型。

开关级(switch-level):描述器件中三极管和储存节点以及它们之间连接的模型。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料