LatticeECP3自带SERDES的高性能FPGA数据手册免费下载

　　LatticeECP3 （经济型加第三代）FPGA设备系列经过优化，以在经济的FPGA结构中提供高性能功能，如增强的DSP架构、高速SERDES和高速源同步接口。这种结合是通过器件结构的进步和65nm技术的使用而实现的，使得器件适合大容量、高速、低成本的应用。LatticeECP3设备系列将查找表（LUT）容量扩展到149K个逻辑元件，并支持多达586个用户I/O。LatticeECP3设备系列还提供多达320个18 x 18乘法器和各种并行I/O标准。LatticeECP3 FPGA结构以高性能和低成本为目标进行了优化。LatticeECP3设备利用可重构SRAM逻辑技术，并提供流行的构建块，如基于LUT的逻辑、分布式和嵌入式内存、锁相环（PLL）、延迟锁定环（DLL）、预制源同步I/O支持、增强的sysDSP片和高级配置支持包括加密和双引导功能。在LatticeECP3设备系列中实现的预先设计的源同步逻辑支持广泛的接口标准，包括DDR3、XGMII和7:1 LVDS。LatticeECP3设备系列还具有高速SERDES和专用PC功能。高抖动容限和低传输抖动允许SERDES plus PCS块配置为支持一系列流行的数据协议，包括PCI-Express、SMPTE、以太网（XAUI、GbE和SGMII）和CPRI。传输预加重和接收均衡设置使SERDES适合于通过各种形式的媒体进行传输和接收。LatticeECP3设备还提供灵活、可靠和安全的配置选项，例如双引导功能、位流加密和传输字段升级功能。格子钻石™ ispLEVER®设计软件允许使用LatticeECP3 FPGA系列高效地实现大型复杂设计。LatticeECP3的合成库支持可用于流行的逻辑合成工具。Diamond和ispLEVER工具使用合成工具输出以及来自其楼层规划工具的约束，在LatticeECP3设备中放置和布线设计。这些工具从路由中提取时序，并将其反向注释到设计中以进行时序验证。莱迪思为LatticeECP3系列提供了许多预先设计的IP（知识产权）模块。通过使用这些可配置的软核IP作为标准块，设计师可以自由地专注于他们设计的独特方面，提高他们的生产力