正点原子FPGA静态时序分析与时序约束教程

资料大小: 3.30 MB

所需积分: 3

下载次数:

用户评论: 0条评论,查看

上传日期: 2020-11-11

上 传 者: 化屾爲海他上传的所有资料

资料介绍

标签:eda(1108)芯片(21898)fpga(11869)

静态时序分析是检查芯片时序特性的一种方法,可以用来检查信号在芯片中的传播是否符合时序约束的要求。相比于动态时序分析,静态时序分析不需要测试矢量,而是直接对芯片的时序进行约束,然后通过时序分析工具给出时序分析结果,并根据设计者的修复使设计完全满足时序约束的要求。本章包括以下几个部分:1.1静态时序分析简介1.2FPGA设计流程1.3TImeQuest的使用1.4常用时序约束1.5时序分析的基本概念

静态时序分析(StaTIcTImingAnalasis,STA)用来验证电路的性能,找到时序违规路径,并指导EDA工具对设计进行布局布线,以满足时序要求。静态时序分析的速度很快,但是它并不对电路的功能进行验证。时序约束(TImingConstraints)用来描述设计人员对时序的要求,比如时钟频率,输入输出的延时等。比如,对时钟频率的约束最简单的理解就是,设计者需要告诉EDA工具设计中所使用的时钟的频率是多少;然后工具才能按照所要求的时钟频率去优化布局布线,使设计能够在要求的时钟频率下正常工作。IntelQuartus软件中的时序分析工具TimeQuestTimingAnalyzer使用工业标准的时序约束和分析方法,通过检查信号的到达时间是否符合约束所要求的时间,从而决定使设计正常工作所需要满足的时序关系。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料