如何使用FPGA实现SERDES协议

资料大小: 0.98 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2020-10-09

上 传 者: 易水寒他上传的所有资料

资料介绍

标签:SerDes(115)驱动器(3825)fpga(11621)

芯片功能的增加和数据吞吐量的要求,促使芯片行业从较低数据率的并行连接,转向较高速度的串行连接。SERDES(Serializer-Deserializer,)是经高速差分对,而不是经较低速度的并行总线传输串行化的数据。一个实例是用单个PCI-Express通道,替代传统的32位、64MHzPCI总线(可达到2.112Gb/s),仅用4条线(运行在2.5GHz),可达到4Gb/s总数据率。简言之,SERDES协议允许用较少的引脚数传输较高的数据率。

典型的SERDES的FPGA实现

图1给出在复杂的FPGA实现中各种可能的SERDES接口,包括数据通路(芯片到芯片,SPI4.2,PCI-Express,SGM11)、背板(GbE/GSM11,PCIExpress/AS,专用)接口、存储器接口(DDR1/ⅡSDRAM,QDRⅡSRAM)。可由FPGA实现的芯片包括存储器控制器、帧调节器/MAC、DSP协处理器、控制板接口和背板驱动器。

SERDES接口有两类:源同步(SS)接口和时钟数据恢复(CDR)接口。这两类接口的基本差别是如何实现同步。源同步接口有一个伴随传输数据的分离时钟信号。CDR没有分离的时钟信号,代之以嵌入在数据开关转换中的时钟。这就是说,CDR接收机将锁相数据信号本身来得到时钟。表1给出这两类接口的基本差别。CDR接口通常运行在较高的速度和较长的距离,因而会带来较大的设计问题。基于此原因,本文主要集中在CDR方面。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料