使用FPGA实现数字锁相环的设计资料说明

资料大小: 1.98 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2020-08-06

上 传 者: 易水寒他上传的所有资料

资料介绍

标签:滤波器(3257)锁相环(305)fpga(11252)

  许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。

  锁相环路是一种反馈控制电路,简称锁相环( PLL)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪, 所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中, 当输出信号的频率与输入信号的频率相等时, 输出电压与输入电压保持固定的相位差值, 即输出电压与输入电压的相位被锁住, 这就是锁相环名称的由来。

  锁相环通常由鉴相器( PD)、环路滤波器( LF)和压控振荡器( VCO)三部分组成,原理框图如图3-1 所示。

  锁相环的工作原理如下:

  1. 压控振荡器的输出经过采集并分频;

  2. 和输入信号同时输入鉴相器;

  3. 鉴相器通过比较上述两个信号的频率差,然后输出一个直流脉冲电压;

  4. 控制VCO,使它的频率改变;

  5. 这样经过一个很短的时间, VCO的输出就会稳定于某一期望值。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料