设计一个简易数字频率计的详细资料说明

　　在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。在计算机及各种数字仪表中，都得到了广泛的应用。在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种，其中数字计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，频率测量在科技研究和实际应用中的作用日益重要。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。

　　在这次实验中，我们设计的数字频率计主要包括以下部分：A\D模块、比较模块、显示模块、占空比模块、

　　A/D模块：用Verilog语言编写的代码控制芯片，使被测的模拟信号经过该模块转化为数字信号

　　比较模块：比较模块的输入信号是经过数字化的被测信号。比较模块的作用就是将输入的信号转化为误差较小的高低电平，形成脉冲信号。原理就是在设置一个阈值，当输入的信号高于这个阈值时输出高电平，当输入的信号低于阈值时输出低电平。这样就可以把被测的信号转化为脉冲信号，然后送入频率计算电路就能方便地计算出被测信号的频率。阈值的设置与被测信号的幅度有关，显示模块

　　占空比模块：占空比计算模块是用来计算被测信号为方波时的占空比。占空比为在一串理想的脉冲周期序列中（如方波），正脉冲的持续时间与脉冲总周期的比值。

　　显示模块：显示模块就是一个二选一电路，频率测量模块的四个输出以及占空比计算模块的两个输出都作为选择显示模块的输入，还有一个输入信号由按键控制。用来控制选择显示模块的输出是频率测量模块的输出信号还是占空比计算模块的两个输出。