复杂数字逻辑系统的Verilog HDL设计技术和方法的PDF电子书免费下载

　　本文档的主要内容详细介绍的是从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog HDL设计技术和方法PDF电子书免费下载。

　　本书从算法和计算的基本概念出发，讲述把复杂算法逐步分解成简单的操作步骤，最后由硬线逻辑电路系统来实现该算法的技术和方法。这种硬线逻辑电路系统就是广泛应用于各种现代通讯电子设备与计算机系统中的专用集成电路（ASIC） 或FPGA。本书着重介绍进入九十年代后才开始在美国等先进的工业国家逐步推广的用硬件描述语言（Verilog HDL）建模、仿真和综合的设计方法和技术。本书可作为电子或计算机类大学本科高年极和研究生的教材，也可供在数字系统设计领域工作的工程师参考或作为自学教材。

　　本书中有关数字逻辑系统的设计方法采用了九十年代初才开始在美国等先进的I业国家逐步推广的硬件描述语言（Verilog HDL） Top Down设计方法。全书共分为十章，第一章为数字信号处理、计算、程序、算法和硬线逻辑的基本概念，第二章为Verilog HDL设计方法概述，第三章为Verilog HDL 的基本语法，第四章为不同抽象级别的Verilog HDL模型，第五章为基本运算逻辑和它们的Verilog HDL模型，第六章为运算和数据流动控制逻辑，第七章为有限状态机和可综合风格的Verilog HDL，第八章为可综合的Verilog HDL设计实例（简化的RISC CPU设计简介），第九章为虚拟器件和虚拟接口模块。第十章为设计练习进阶。每章后都附有思考题，可帮助读者加深理解该章讲述的概念和方法。在附录中还有符合IEE1364-95标准的VerilogHDL 语法的中文译本资料，可供参考。本书面向的对象是大学电子类和计算机工程类本科高年级学生和研究生，以及在专用数字电路与系统设计领域工作的工程师们。阅读本书所需的基础知识是数字电路基础、C语言编程基础知识和最基本的信号处理知识。讲述的重点是数字电路与系统的Verilog HDL建模基本方法，其中包括用于仿真的和用于综合的模块建模。掌握了这种基本方法后，就可以设计极其复杂的硬线（hard-wired）数字逻辑电路与系统，如实时数字信号处理（DSP）电路系统。书中各章中都有大量的例题，可以帮助读者理解书中的基本概念并掌握从简单到非常复杂的各种风格模块的设计技术。因为本书的内容是独立于开发环境的，所以本书中并不介绍具体工具的使用，只介绍有关Verilog HDL建模、仿真和综合以及TOP-DOWN等现代设计思想、技术、方法和要点。本书的目的是用最少的经费尽快培养和造就一批掌握这种九十年代设计思想和方法的跨世纪人才。这些人才的涌现无疑会迅速地缩小我国与美国等技术先进国家在复杂数字系统设计领域的差距。

　　数字信号处理（DSP）系统的研究人员一直在努力寻找各种优化的算法来解决相关的信号处理问题。当他们产生了比较理想的算法思路后，就在计算机上用C或其他语言，通过编写并运行程序来验证该算法，并不断修改程序以期完善，然后与别的算法作性能比较。在现代通信和计算机系统中对于DSP算法评价最重要的指标是看它能否满足工程上的需要。而许多工程上的需要都有实时响应的要求，也就是需要数字信号处理（DSP）系统在限定的时间内，如在几个毫秒甚至于几个微秒内，对所输入的大量数据完成相当复杂的运算，并输出结果。这时如果我们仅仅使用通用的微处理器，即使是专用于信号处理的微处理器，也往往无法满足实时响应的要求。我们不得不设计专用的高速硬线逻辑来完成这样的运算。设计这样的有苛刻实时要求的复杂的高速硬线运算逻辑是一件很有挑战性的工作，即使有了好的算法而没有好的设计工具和方法也很难完成。