DDR(双速率)SDRAM控制器参考设计

资料大小: 333

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2009-05-14

上 传 者: 发烧友他上传的所有资料

资料介绍

标签:SDRAM(71)

Contents of xapp253.zip file

       contains verilog source files
       *top.v* is the source file for DDR SDRAM controller
       *tb_top.v* is the source file for testbench
       *define.v* contains variable definitions
       *mt46v4m16.v* is the simulation model of 64MB DDR SDRAM from Micron

*top.ucf* is the user constraint file to be specified during
        Place and Route. This contains the constraints for 133MHz implementation

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料