28小时从数字电路工程师到信号完整性工程师

28小时从数字电路工程师到信号完整性工程师:这篇文章讲述如何培训数字电路工程师在信号完整性设计过的成长过渡课程。加强数字电路工程师在SI方面的知识拓展，并在产品开发过程中综合考虑SI问题，确保能够在开发过程的尽早阶段对SI问题加以考虑：如器件选型、电路板堆叠、总线拓扑等阶段；避免让它发展成为一个难以处理的设计问题。这在另一方面来说也可以减少项目人员的工作量。这篇文章给出了一个培训课程的详细纲要计划，包括教材选择，课余练习。这一课程已经在Plexus公司的大型设计项目实施中得到验证，它同样适合于其他一些数字电路设计团队。某些反馈版本也可在大课课程中使用。

作者介绍
David Carney – Plexus公司的数字电路设计工程师。负责包括板级设计，信号完整性设计，设计验证及HDL（高速数字逻辑）设计，参与设计：PCI-X，Gigabit Ethernet， DDR SDRAM，HyperTransport，multi gigabit serial links，error correction coding，和SONET OC-192。 1997年取得密尔沃基大学的BSCE；
Josh Hinnendael - Plexus公司的数字电路设计工程师。负责包括数字HDL逻辑设计、板级设计、信号完整性设计、项目测试、产品生产，参与设计：PCI-Express和其他multi gigabit serial links，PCI-X，DDRSDRAM，片上系统（SOC），数百万门级FPGA的设计和验证。2001年取得威斯康星-麦迪逊大学的BSCE

1． 简介
数字系统的数据传输速率正在不断的提高，数字系统的构架也超越了以往，从同步总线互连到源同步互连再到最近的嵌入式串行时钟互连。在数据传输率与系统架构发生变化的情况下，现在的设计问题也包括了信号完整性问题，如结合板级与系统级的时序分析：走线时延、串扰、同步开关噪声、抖动及信号质量。这篇文章的目标就是介绍培训数字和模拟硬件工程师，教他们如何去执行基本的信号完整性分析和仿真。
1．1 信号完整性团队
  应对信号完整性设计挑战，首先是组建专门信号完整性设计团队，依靠团队力量解决问题。基于这个考虑，Plexus组建了一个信号完整性团队，他们服务于各个小的工程项目，通常工程组会在进行PCB布线之前将设计方案交由他们进行审核。这种结构也存在着一些内在的问题。由于需要与客户进行相关环节的沟通，使得团队难以保存高效运转，难以有效地分派专业性信号完整性工程师到不同的，短期性的项目中。这类信号完整性团队的另一个问题是，难以将他们融入到产品开发的过程中，因为信号完整性团队是独立于硬件开发团队的，并不参与开发流程的其他一些环节。 相对于当前的高速数字设计，仅仅是在PCB开发之前进行执行信号完整性分析并不见得有多大的效果。需要考虑让他们加入到设计过程的所有环节，即从结构的定义一直到硬件的验证。在设计出现问题时，信号完整性工程师也要加入到验证的环节。