基带处理器的一般设计原则资料下载

资料大小: 554.75KB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2021-04-28

上 传 者: 发烧友他上传的所有资料

资料介绍

标签:gpu(2074)cpu(5690)dsp(6535)处理器(12034)
作者:Rejeesh Kutty ADI公司 简介 如今,无线系统无处不在,无线设备和服务的数量持续增长。设计完整的RF系统是一项跨学科设计挑战,模拟RF前端是其中最关键的部分。然而,AD9361等集成RF收发器的推出显著减少了此类设计的RF挑战。这些收发器可为模拟RF信号链提供数字接口,允许轻松集成到ASICFPGA,进行基带处理。基带处理器(BBP)允许在终端应用和收发器设备之间的数字域中处理用户数据。此外,使用Simulink等系统建模工具可以轻松完成基带处理器设计。然而,新手用户可能会发现难以理解和解决这个通信系统难题。本文尝试为无线传输通信系统设计和实施简单的RF基带处理器。设计使用AD9361 FPGA参考设计框架,在AD-FMCOMMS2-EBZ和Xilinx® ZC706平台上实施。 本文第一部分详细描述该基带处理器的一般设计原则。该部分主要是BBP的理论介绍。在第二部分,使用ADI公司的AD9361FPGA参考设计讨论BBP的实际硬件实施。值得注意的是,主要设计目标是使设计尽可能简单,并在实验室环境中演示快速无线数据传输。在使用和干扰RF频谱时,须考虑到法规及其他影响。 基本设计 典型的RF系统如图1所示,直接RF系统除外。该图1仅显示了单个数据路径,反方向是该数据路径的镜像图像。本文中提出的相关基带处理器允许对数据进行处理,以使其在两个RF系统之间进行无线传输。下文讨论了基本设计要求。 图1. RF系统框图 在两个正交信号I&Q上重复数据 注意,载波相互独立且彼此不同步。因此,发射和接收载波之间存在相位和频率偏移。这将对接收器的解调产生不利影响。一个重要问题是信号反转,正交信号可能会反转其作用,因为偏移会定期合并和漂离。克服这种不确定性的简单方法是在两个正交信号上重复相同数据。 以串行形式发送和接收数据(按位) 大多数情况下,与BBP连接的RF前端接口是DACADC。这些是模拟信号的数字接口。因此,不能简单地将数据发送到DAC输入,并预计在ADC输出端获得相同数据。数据以串行形式发射,将单个位数据映射到DAC的全部分辨率。同样,数据以串行形式接收,从ADC的全部分辨率解映射。这提供了充足的冗余。如果这些是16位转换器,则接收器将从可能的65536数据集中决定1或0。仅这一点,便可以显著简化解码。 2 用于RF收发器的简单基带处理器 I&Q信号相互正交 RF前端设备(如AD9361)是I/Q收发器。如果输入是正交信号,这些设备最有效。这些设备通常沿两个数据路径进行内部I/Q匹配和校正,以抵消二者之间的任何差异。规则是,实部(I)信号是余弦函数,虚部(Q)信号是正弦函数。 调制方案是BPSK 可以部署信号幅度、频率或相位调制的所有常见方法。检测相位差异相对来说更加简单。由于数据以串行形式传输,因此必然会选择二进制相移键控(BPSK)。 位间隔是8个样本 数据需要时序信息,位间隔。可能的最大位间隔是采样周期。为了使接收器保持简单,需要足够的时间来解码信号并做出决定。最简单的时序恢复方法是零交越和峰值检测。在这种情况下,峰值将不一致。因此,选择零交越进行位间隔检测和跟踪。两种系统之间也存在载波差异。在某些情况下,在用户数据的任意端,样本可能模糊不清。为每半个正弦信号留出4个样本,位间隔设置为8个样本。因此,有效的传输速率是采样频率除以8。 数据没有直流成分 时序和相对相位恢复以信号的零交越为基础。因此,单个信号需要不含任何直流成分。此外,要求信号每隔一个位间隔允许至少一个零交越。正弦信号兼具两者的属性,并且非常符合上述BPSK调制方案要求。 数据已加扰 用户数据是任意的很可能是一长串1或0。数据需要加扰,以便在接收器端恢复时序和相位,从而更高效地跟踪信号。 数据以数据包的形式传输 由于系统彼此不同步,因此接收器的信号会存在幅度、频率和相位误差。解调信号是发射信号相对于本地载波发生相位变化的信号。载波可能会跟踪一段时间,选取数据,然后再跟踪。因此,设计需要做好部分数据丢失的准备。为此,数据以数据包的形式传输。可重复传输多个数据包,而非整个数据。 使用CRC验证数据包 数据包携带循环冗余校验(CRC)码,因此如果存在不匹配,则允许接收器丢包,并请求再次发送。 在每个前同步码期间完成时序和相位校正 数据包表头携带前同步码,用于将其从接收到的数据流中划分出来。此外,接收器使用该前同步码复位信号的时序和相位信息,以解调数据包数据。 内置性能指标 接收器也支持统计计数器,如接收到的、丢弃的或校正的数据包数量。这些计数器用于衡量和监控性能指标,包括误码率和有效数据速率。 总而言之,数据作为数据包以串行形式发送和接收。数据包携带前同步码和CRC。数据在收发器设备前的中间正交信号上经过BPSK调制和解调。因此,中间信号频率和数据的位速率是采样速率的八分之一。基带处理器模块及上述设计细节如图2和3所示。 图2. BBP发送功能框图 图3. BBP接收功能框图 发送器读取数据字节(字符宽度),并将其转换为带有表头或前同步码的数据包。将CRC添加到数据包末端。然后,对数据包数据进行加扰和串行处理。在连接到收发器之前,单个位数据相位调制余弦(I)和正弦(Q)函数。 在接收方向,离线模块恢复并跟踪时序间隔和调制信号的相对相位。该信息用于从输入的ADC样本中恢复串行数据。然后组装到数据包,并进行解扰。在数据包结束时,比较CRC,如果不匹配,则丢弃数据包。如果CRC匹配,数据传递给终端用户。 实现 BBP设计在硬件中实施和测试。硬件是两个评估板的组合:具有Zynq FPGA设备的Xilinx ZC706评估板,以及具有AD9361收发器的AD-FMCOMMS3-EBZ评估板。ADI提供支持该硬件的完整参考设计。该开源设计在主要工具版本中免费提供,可获得完全支持和更新。硬件详细信息参见下列URL: ADI参考设计是支持Linux®框架的嵌入式系统。包含围绕ARM®处理器的各种外设。AD9361设备连接到axi_AD9361 IP外设。它在RF设备和系统存储器之间传输原始采样数据。外设和设备通过Linux内核驱动程序进行初始化和控制。BBP则作为连接到axi_AD9361的另一个IP外设。出于历史原因,BBP IP命名为axi_xcomm2ip。Linux中的用户空间应用程序用于在系统之间控制、发送和接收数据。 在ADI参考设计中,在发送方向,axi_AD9361 IP连接到解包模块(uTIl_upack),在接收方向,连接到打包模块(uTIl_cpack)。在发送方向,BBP数据插入解包模块和AD9361内核之间。为了使其不影响默认数据路径,BBP支持可选的数据路径多路复用器,以选择解包数据源或BBP数据源。BBP允许参考设计数据路径作为默认路径,并仅在启用时选择BBP数据源。在接收方向,BBP仅连接到AD9361内核。参考设计数据路径不受影响。这允许框架不受妨碍地引导和设置系统。在系统设置后,启用BBP,可通过覆盖默认数据路径来进行数据传输。以ADI参考设计实施的BBP的框图如图4所示。 图4. BBP IP框图 本文中讨论的设计、初始化和数据传输使用一对这种硬件。设置仅需一对HDMI®监视器、键盘和鼠标及天线。系统彼此完全不同步,但需要相同设置。在每个方向,数据在不同载波上传输。设备1的发射载波频率和设备2的接收载波频率相同,但在另一个方向上不同。然而,如果回送中使用单个设备,发射和接收载波必须具有相同的频率。BBP的HDL设计采用ADI库模块。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料